9.2.1.1.2 Т-тригери (тригери з лічильним входом)

Такий тригер містить лічильний вхід, що позначається буквою Т, і переключається кожним імпульсом на Т-вході.

Нижче показані: позначення на електричних схемах (рисунок 9.34,а) і принципова схема (рисунок 9.34,б) Т-тригера, що переключається перепадом із 1 в 0 кожного вхідного імпульсу.

а в

б

Рисунок 9.34

Тригер виконаний на основі синхронного двоступінчатого RSC-тригера з динамічним синхровходом, охопленого двома зворотніми зв'язками.

В момент зрізу лічильних вхідних імпульсів тригер переключається в протилежний стан Q^t+1 = Q^-t. На рисунку приведені діаграми часу, що пояснюють роботу Т-тригера. Початковий стан схеми - одиничний ( U_Q=1 ). Зрізом кожного лічильного імпульсу вихідний сигнал змінює своє значення. Період вихідних імпульсів Т_ВИХ = 2 Т_ВХ , а частота f_ВИХ = f_ВХ/2 , тобто Т-триггер ділить вхідну частоту на 2.

Рисунок 9.35

На рисунку 9.34,в приведене позначення на електричних схемах Т-тригера, що переключається перепадом з 0 в 1 на лічильному вході.

9.2.1.1.3 D - тригери (тригери затримки)

Містять інформаційний (D) вхід і тактовий (синхро) вхід (рисунок 9.36).

а б

Рисунок 9.36

Існують однотактні D-тригери (рисунок 9.36,а), що переключаються потенціалом або імпульсом на тактовому вході, і двотактні D-тригери, що переключаються динамічним сигналом (перепадом), наприклад, з 1 в 0 (рисунок 9.36,б).

Нижче показані: принципова схема (рисунок 9.37,а) і часові діаграми роботи (рисунок 9.37,б) однотактного D-тригера, виконаного на однотактному синхронному RS-тригері (RSC - тригері - DD1) і логічному елементі DD2 (інверторі).

б

а

б

Рисунок 9.37

В момент надходження тактового імпульсу D-тригер переключається в стан, обумовлений сигналом на інформаційному вході D, тобто схема запам'ятовує сигнал на вході D у момент надходження синхроімпульсу (Q^t+1=D) і береже його до наступного тактового імпульсу. Затримка дорівнює інтервалу часу між моментами приходу інформаційного сигналу на D-вхід і надходженням синхросигналу на С-вхід : tзат1 = t2 - t1 ; tзат2 = t4 - t3 (рисунок 9.37,б). D-тригери широко застосовуються в якості елементів пам'яті, спроможних зберігати 1 біт інформації.

Нижче показані: позначення на електричних схемах (рисунок 9.38,а) і принципові схеми (рисунок 9.38,б) двотактного D-тригера, що переключається перепадом з 1 в 0 на динамічному синхровході С.

а

б

в Рисунок 9.38

Тригер виконаний на основі двох однотактних RSC-тригерів (DD1, DD2) і двох інверторів (DD3, DD4).

D-тригер можна використовувати в якості тригера з рахунковим входом (Т-тригера), якщо з'єднати його виводи як показано на рисунку 9.38,в.