Добавил:

Shilak Опубликованный материал нарушает ваши авторские права? Сообщите нам.

Вуз:

Московский государственный институт электроники и математики (технический университет)

Предмет:

Электроника

Файл:

КР / Методичка Для курсовой

.pdf

Скачиваний:

Добавлен:

30.04.2013

Размер:

739.1 Кб

Скачать

☆

<<< < Предыдущая 1 2 34 / 74 5 6 7 > Следующая >>>

низкого быстродействия: t3 > 100 нс

По мощности:		< 0,1 мВт
микромощные:	Pэ	< 0,1 мВт
маломощные:	Pэ	= 0,1....1мВт
средней мощности:	Pэ	= 1....10 мВт
большой мощности: Pэ		> 10 мВт
Епит выбирается из стандартного ряда от 1,2 до 12,6 В (См. [4]) для биполярных
схем 2 - 5 В, для МДП 5 – 9		В. Если Епит уменьшается, то уменьшается PЭ, но, при этом,

уменьшаются и U П± , N , а времена задержек и фронтов возрастают.

2.2. Транзисторно – транзисторные логические схемы (ТТЛ).

Рис. 33. ТТЛ-схема со сложным инвертором – базовый вариант, реализует логическую функцию И-НЕ

Пусть на один из входов подан U0 – низкий потенциал, тогда соответственно эмиттер МЭТ (Т1) открыт, коллектор МЭТ открыт, потенциал базы транзистора Т2 низкий => Т2

– закрыт (в отсечке); ток эмиттера Т2 – близкий к нулю, потенциал базы Т4 низкий => Т4 – закрыт (в отсечке); потенциал коллектора Т2 (закрытого) – высокий, это потенциал базы Т3, он настолько большой, что открытый эмиттерный переход транзистора Т3 и диод Д, а так как Т4 закрыт, что на выходе высокий потенциал (близкий к Е) – U 1.

Пусть на все входы подано высокое напряжение U1 (близкое к Е), тогда все эмиттерные переходы МЭТа Т1 закрыты, коллекторный переход открыт и ток через него течет в базу транзистора Т2, Т2 – в режиме насыщения Т4 – также в режиме насыщения:

UK1 – U K2 = UD_ОТКР + UКЭ_НАС - UКЭ_НАС < 2UD_ОТКР, следовательно, эмиттерный переход Т3 и диод D отрыться не могут, значит они в отсечке.

На выходе: UВЫХ=UКЭ_НАС=50мВ=U0, т.о. выполняется таблица истинности функции И-НЕ: U1≈E, U0=UКЭ_НАС≈50 мB.

Чаще всего по входу и выходу логической схемы подключены такие же логические схемы, чтобы выполнять сложную логическую функцию, следовательно, сигналы на входе и выходе схемы одинаковы.

UВХ=U0П = U* + UЭЗ



а)			б)
Рис. 34.
а) вольт-амперная характеристика p-n –			перехода,

б) передаточная характеристика ТТЛ-схема со сложным инвертором

Когда UВХ = 0, Т2 закрыт и на выходе напряжение равно:

UВЫХ = U1 = E - 2U*, напряжение питания минус падение напряжения на открытых p-n – переходах: эмиттера T3 и диода.

Пока входное напряжение не станет равным: UВХ = U0П ПР =UЭЗ – U КЭН, Т2 закрыт и на выходе напряжение не меняется (UВЫХ =U1), после этого момента Т2 переходит в нормальный активный режим, за счет тока IЭ2 создается падение напряжения на R4 и напряжение UБ4 увеличивается, так как Т2 в нормальном активном режиме, через R2 течет ток, уменьшается UК2 и вслед за ним UВЫХ:

– U КЭН,

когда напряжение на базе Т4 достигает UБ4=UЭЗ и Т4 открывается, переходя в нормальный активный режим, и UВЫХ начинает резко падать, начиная со значения:

U1ПР = U1 - U1ВЫХ = E - 2U* - UЭЗR2/R4,

Когда UВХ=U1П = 2U* – U КЭН, оба транзистора в насыщении и на выходе: UВЫХ =U0=UКЭН. Рассматриваемая схема является наиболее распространенной схемой логической

ТТЛ ячейки, проектирование которой рассмотрено в книге [5, глава 2]. В указанной книге приводится методика расчета и численый пример.

Топологию ТТЛ схемы рассмотрим на примере логической схемы НЕ (инвертора) со схемой Дарлингтона (составным транзистором) в выходной цепи.

Рис. 35. ТТЛ инвертор

Рис. 36. Топология ТТЛ инвертора

2.3. Элементы эмиттерно – связанной логики (ЭСЛ).

Элементы эмиттерно – связанной логики (ЭСЛ).

ЭСЛ – элементы отличаются высоким быстродействием (t3≤1 нс) и поэтому они являются в настоящее время основной элементной базой высокопроизводительных ЭВМ.

Основой ЭСЛ – элементов является переключателем тока (токовые ключи).

Принцип действия переключателя тока.


	U0,U1<0, U0<U1, т.о. \|U0\|>\|U1\|.
	Пусть хотя бы на один вход подан высокий потенциал Uвх>-Uоп, тогда соотв. Т1 от-
крыт,	вычислим напряжение БЭ транзистора Т2: Uбэ2=-Uоп-Uэ=-Uоп-(Uвх-U)=U-
(Uоп+Uвх)<U* Uэ=Uвх-U* – потенциал эмиттеров. Следовательно Т2 закрыт, ток источника
тока I0	протекает через входное плечо переключателя тока, на входе F0 устанавливается

низкий потенциал U0=-I0R1 , в правом “ опорном” плече ток не течет и на выходе. F1 потенциал равен 0 U1=0.

Если на все переключатели тока подан низкий потенциал Uвх<-Uоп , то транзисторы

Т1 закрыты, Т2 открыт и на выходе F0-U1 , на F1-U0 . Логический перепад:

U л = U 1 −U 0 = I 0 R1

F0 = AvB

F1 = AvB

Базовый элемент ЭСЛ.

Пусть на всех входах

≤ −U

и оба Т1 закрыты U

K 1

= −I

R ≈ 0 ,

I н1 + I э

вх

оп

бз

Bn +1

I э − ток

ток нагрузки,

источника

тока T5-R3,

на

выходе

высокий

потенциал

U 1 = −U K1 −U * ≈ −U *

этом

случае Т2

открыт

через

его

коллекторе цепи

течет ток

I K = α N I 0

≈ I0

α N

B N

≈ 1

коэффициент

передачи

тока

транзистора.

B N

Iэ + IH

K 2

= −(I

+ I

B 4

)R1 ≈ −I

R , где I

B 4

<< I

BN +1

На выходе 1

– низкий потенциал U 0

= −U

−U * ≈ −(I

R + U * ) . Токи,

задаваемые

транзисторными источниками тока I 0 =

E −U CM −U *

E −U cm −U *

I эк

. Когда U вх

= Vп

= −U оп (хотя бы один) открывается Т1 и закрыва-

≈ −I

= U

0 ≈ −(I

R + U * )

ется Т2, I

течет через Т1 и U

K 1

R U

вых0

Ограничение на максимум логического перепадаU л определяется из условия нена-

сыщенного режима транзисторов Т1: U б1max

= U 1 ≤ U K1min

= U 0 + U * . Чтобы Т1 не был на-

сыщен uб1max ≤ U k1min ,U б1max

= U вхmax

= U 1 (схемы нагружены друг на друга). В этом режиме

1 ≤ U

K1min

= U 0 + U * U

= U 1 −U 0

R ≤ U *

Опорное напряжение:

Входные

токи: при

= U 1 , I 1

где

–

число открытых входов

вх

l(BN + 1)

ВХ

= U 1 ). При U

= U 0

≈ 0

ВХ

, I

ВХ

Макс ток нагрузки

определяется исходя из допустимого снижения уровня

H max

≈

= I 1

+ 1), B

= min( B

U 0 при подключении нагрузки:

R /(B

min

) , l=1

ДОП

H max

N =

I H1

max

U доп1

(Bmin + 1)2

≈

Bmin2

U доп1

, N = 10..20

R I

I 1

ВХ max

Мощность PЭ = EI ПИТ

= E( I 0 + 2I Э )

ИСТОЧНИК ОПОРНОГО НАПРЯЖЕНИЯ И НАПРЯЖЕНИЯ СМЕЩЕНИЯ.

-U

= -U * - I

R = -U * -

E - 2U *

R ,-U

= -U * - E + 2U * + I

R =

ОП

Д 1

R1 + R2 + R3

Д 3

= +U * - E +

E - 2U *

R1 + R2 + R3

I Д =

E - 2U *

R1 + R2

+ R3

Чтобы:

− U ОП

U 0 + U 1

= −U * −

U Л

= −

3U *

E − 2U *

−

3U *

= −U * −

R −

U *

= −

R1 + R2 + R3

U *

;

R + R

+ R

2( E − 2* )

UCM из условия: E -UCM ³ 2U * - для стабильности I0 ; один источник на 5-10 ЭСЛ - элементов.

Пусть U

ВХ

меняется от U 0доU 1 , транзистор Т1 открывается, потенциал коллектора

Т1:

U K 1 = − I0 R1

(1 − EXP(−

)),τ k = R1C1 ,C1

= (M + 1)CK + CП1

τ k

+ 1

CK - емкости коллекторов Т1 и Т3,

CП1 - паразитная емкость межсоединений.

С2 = СH + СП2 : CH - емкость нагрузки,

CП2 - паразитная емкость.

Т.К.

τ к достаточно мала,

а емкость нагрузки СН

велика, потенциал U вых0 не

успевает следовать за уменьшением U K 1 и Т3 запирается, поэтому емкость CH разряжается

током I Э (ток эмиттерного повторителя).U вых0

= U 1 −

I Эt

U 1до − U

Снижение

от

оп

происходит

за

время

спада

| −U

tc =

(|U 1

ОП

)

C U

R I

,когда U вых0 = U 0 напряжение на эмиттерном перехо-

2 1

I Э

2I Э

де Т3

− U

= −I

R − U 0

= U * и Т3 открывается.

K 1

вых0

Пусть U

вых0

меняется от U 1доU 0

, Т1 запираются и U

K 1

возрастает вследствие

заряда емк. С1 через R1: U

= − I R exp(−

) . Через открытый Т3 изменения U

пере-

K 1

0 1

τ k

K 1

даются на выходе схемы. U вых0

увеличивается до уровня U П = −UОП за время нарастания

− U

ОП

+ |U 0 |

tн = τ k ln(

) = τ K

ln 2 ≈ 0.7τ к

U Л

t30.1

≈ tн ,t31.0 ≈ tc .

Средняя задержка переключения:

t30.1 + t31.0

= (0.25C

I 0

+ 0.35C )R = (0.25κC

+ 0.35C )R

2 I

1 1

κ= I0

I Э

Энергия переключения: AП = EU Л (0.35C1 + 0.25κC2 )

2.4.КМОП

Всхемах данного типа используются как n-канальные, так и p-канальные МДП транзисторы. Это позволяет создать логические схемы, практически не потребляющие мощность в статическом режиме. У таких схем потребляемая мощность на низких и средних частотах на 2-3 порядка меньше, чем у ТТЛ схем, а задержка примерно такая же. Эти схемы применяются при наличии ограничений на потребляемую мощность из-за ограниченных энергоресурсов или жестких требований к тепловому режиму. Однако они технологически сложнее и занимают большую площадь на кристалле.

Инвертор

Пусть Uвх = U зиn < U0n

следовательно n-канальный T1

тогда U зиp = Uвх − E < U0 p

следовательно p-канальный T2

открыт и работает в крутой области выходной характери-

стики, то U

вых

= U 1 = E .

Пусть U Bx растет, когда U Bx = U on ,T1

открывается и в схеме начинает течь ток.

= U

1 , тогда T / - открыт (U / > U

= U 0 = 0 , ес-

Пусть U

), T / - закрыт

вых

зТ1

зТ2

ли U x = U / и U x

= U / - что то же самое.

Когда

U Bx достигает

E −

U op

транзистор T2 , запирается и

устанавливается

U вых = U 0

= 0

Рис. 37. Принципиальная схема КМОП инвертора

Рис. 38. Передаточная характеристика

<<< < Предыдущая 1 2 34 / 74 5 6 7 > Следующая >>>