Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

КР / Методичка Для курсовой

.pdf
Скачиваний:
31
Добавлен:
30.04.2013
Размер:
739.1 Кб
Скачать

21

С ростом UС обедненный слой со стороны стока расширяется и наступает отсечка канала, как в МДП транзисторах.

U СНАС = U З U ОТС

U ОТС

= Vb

qNa 2

- напряжение отсечки

2εε 0

 

 

 

 

Рис. 24. Выходные характеристики полевого транзистора на GaAs с затвором Шотки.

I

 

= G

[(U

 

U

 

) +

2

(V U

 

 

){1 − (1 −

U З U ОТС

)3 / 2

}],

СНАС

З

ОТС

 

ОТС

 

 

0

 

 

 

3

b

 

Vb U ОТС

 

 

 

 

 

 

 

 

 

 

 

 

 

 

обычно выполняется условие U З U ОТС

<< Vb U ОТС , тогда:

 

I СНАС

= G0

 

(U

З

U

ОТС

)2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Vb

U ОТС

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Основные параметры:

Взаимной проводимостью называется:

IС = g ; U З m

в линейном режиме взаимная проводимость равна:

g

 

=

 

G0

 

{(U

 

+ V U

 

)1/ 2

− (V

 

U

 

)1 / 2

}

m

 

U

 

 

С

З

b

З

 

 

(V

 

)1/ 2

 

b

 

 

 

 

 

 

 

 

ОТС

 

 

 

 

 

 

 

 

 

 

 

 

 

 

b

 

 

 

 

 

 

 

 

 

 

 

 

 

в режиме насыщения

22

g mННА

= G0

{1 − (1 −

U З

U ОТС

)1 / 2 }

Vb

 

 

 

 

U ОТС

VОТС определяется экспериментально из характеристики IС НАС Время пролета:

τ= L2

μϕ

nT

Убарьера Шоттки есть только барьерная емкость [3]:

C(U ) = S

 

qεε

0 N

 

.

2(Vb

-U )

 

 

 

 

Если UОТС<0, при UЗ=0 через структуру течет ток IС - это нормально открытый транзистор (D – типа, работающий в режиме обеднения).

Если UОТС >0, при UЗ =0, IC=0 (т.е. ток через не течет): это нормально закрытый транзистор (E – типа, работающий в режиме обогащения).

Унормально открытого транзистора IC большой, следовательно большое быстродействие и мощность.

Унормально закрытого транзистора IC малый, следовательно низкая мощность и быстродействие.

Физические параметры арсенида галлия.

Относительная диэлектрическая проницаемость εGaAs=11 (ε0=8.85×10-14 Ф/см). Ширина запрещенной зоны ϕЗ=1.40 эВ (В).

Подвижность электронов µ n=8000…11000 см2/(В×с) Собственная концентрация ni=1.5×106 см-3.

Барьер Шоттки (n-GaAs) φB=0.8 эВ (В). Постоянная Ричардсона (n-GaAs):

низкая напряженность электрического поля A*=8.2 А/(см2×К2), высокая напряженность электрического поля A*=144 А/(см2×К2).

Модели ПТШ, используемые в PSPICE.

В этих моделях зависимости тока стока от напряжений отличаются от рассмотренных выше:

Модель первого уровня (Level 1):

I d = BETA(1 + Lambda ×Vds )(Vgs -VTO) 2 tanh( Alpha ×Vds )

Модель второго уровня (Level 2):

 

 

 

 

 

 

 

 

 

 

 

 

 

23

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

KT

I d = BETA(1 + Lambda ×Vds )(Vgs

-VTO)2 ×

 

 

 

B = 0.3

(1 + B(Vgs

 

 

 

 

 

 

 

 

 

 

 

 

 

 

-VTO))

 

 

 

×

 

Alpha

3

 

0 < Vds <

3

-

 

 

 

1 - (1- Vds

 

 

 

)

 

,

 

 

линейный режим

 

 

3

 

Alpha

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

KT =

 

 

 

 

 

3

 

 

 

 

 

 

 

 

 

 

 

1,

Vds

 

»

 

 

 

-

режим

насыщения

 

 

 

 

 

 

 

 

 

 

 

Alpha

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис. 25. PSPICE – модель полевого транзистора на GaAs с затвором Шотки.

Описание ПТШ в PSPICE:

bxxx <drain node> <gate node> <source node> <model name>

.model <model name> gasfet(…)

Параметры GaAs ПТШ SPICE:

Level=1,2

VTO= напряжение отсечки, -2,5 В

BETA – крутизна,

A

B 2

 

Lambda – коэффициент наклона в пологой части, 1/В Tau – время пролета, сек

Alpha – параметр напряжения насыщения, 1/В RG, RD, RS – сопротивления, Ом

CGD, CGS, CDS – емкости затвор – сток, затвор – исток, сток – исток, Ф.

Параметры рассчитываются по следующим формулам:

 

 

 

 

 

 

 

 

 

 

 

 

24

 

 

BETA =

2Wμnε GaAsε 0

 

 

 

 

 

 

 

 

3aL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VTO = U

 

= V

qNa 2

 

 

 

 

 

 

2εε 0

 

 

 

 

 

 

 

 

ОТС

 

b

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

V =

1

[Ф (E

 

E

 

)], E = ϕ 2 , E = ϕ ln

N

 

 

c

F

.

b

 

 

b

 

 

 

 

C

З

F T

 

q

 

 

 

 

 

 

 

 

ni

 

 

 

 

 

 

 

 

 

 

 

 

ALPHA = GaAsε 0

qNa 2

LAMBDA ≈ 0.1

CGD = CGS

=

C(0)

=

S

 

qε GaAsε 0 N

2

2

 

2Vb

 

 

 

 

- на сток и исток приходится по половине емкости диода Шотки, S – площадь металлического затвора.

CDS = εGaAsε0Wa

L

- это – емкость плоского конденсатора, обкладками которого являются высоколегированные области стока и истока, а диэлектриком – низколегированная область канала.

tau =

L2

- время пролета.

μ ϕ

 

 

n T

 

Uвых

25

2.Логические схемы

2.1.Общие сведения

Логические схемы на входе и выходе должны иметь два устойчивых состояния: логического нуля и логической единицы.

Примеры логических функций, выполняемых схемами:

 

 

 

 

И-НЕ

 

 

 

ИЛИ-НЕ

 

X1

X2

Y

 

X1

X2

Y

0

0

1

 

0

0

1

0

1

1

 

0

1

0

1

0

1

 

1

0

0

1

1

0

 

1

1

0

Классификация логических схем

По способу кодирования информации:

1.Потенциальный: нулю и единице соответствуют 2 крайних значения напряжения, как правило: низкое – нулю, высокое – единице.

2.Импульсный: – наличие импульса – 1, отсутствие – 0.

3.Импульсно – потенциальный: – смешанные варианты кодирования.

В зависимости от наличия внутренних состояний:

1.Комбинационные – значения на выходе зависит только от значения на входе.

2.Последовательностные (многотактные) - схемы с памятью: значение на выходе за-

висит не только от значений на входе, но и от предыдущего состояния.

Схемы также делятся на синхронные и асинхронные:

1.Синхронные – переключение происходит только после воздействия тактовых или синхронизирующих сигналов.

2.Асинхронные – тактовые сигналы отсутствуют.

Наиболее распространены – потенциальные синхронные структуры, но рассматриваемые нами логические ячейки – потенциальные асинхронные.

Основные параметры и характеристики логических элементов

Рассмотрим потенциальные элементы: логическое состояние определяется значениями электрического потенциала на входе и выходе.

Параметры элементов:

Потенциалы логического 0 и логической 1: U0, U1; порог переключения VП; число входов (коэффициент объединения по входам ) M; входные токи I0вх, при Uвх=U0, I1вх при Uвх=U1; коэффициент разветвления по выходу N (нагрузочная способность); помехоустойчивость к помехам - положительным и отрицательным: U+п , U-п ; мощность Pэ или ток, который питания Iпит , задержки переключения: t01з из состояния 0 на выходе в состояние 1, t10з из 1 на выходе в 0.

Основная статическая характеристика логических элементов – передаточная:

= f(Uвх) – зависимость потенциала на выходе от потенциалов на одном из входов, при постоянном значении на других входах. К входам и выходам логических схем подключаются такие же схемы. Передаточные характеристики бывают инвертирующие и неинвертирующие.

26

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис. 26. Неинвертирующая передаточная характеристика

 

 

 

I –

зона логического нуля по выходу,

 

 

 

II – зона логической единицы по выходу,

 

 

 

 

III – зона неопределенности.

 

 

 

 

 

 

 

UЛ=U1-U0 – логический перепад;

 

 

 

 

 

 

 

VП= V1П - V0П – ширина зоны неопределенности;

 

 

 

 

 

 

 

U+П= V0П - U0; U-П =U1 - V1П

- помехоустойчивость по положительной и отрицательной

 

 

помехам, соответственно;

 

 

 

 

 

 

 

U+П + U-П = UЛ - VП;

 

 

 

 

 

 

 

 

 

 

0

1

 

 

dUВЫХ

 

 

 

 

= 1, т.е. в точках

 

 

 

 

 

Пороги переключения V П , V П определяются из условия:

dUВХ

 

U ВХ =VП0,1

 

 

 

 

 

 

 

 

 

 

V0П , V1П передаточная характеристика наклонена под углом 450.

 

 

Т.к. VП<<UЛ, то V0ПV1ПVП

 

 

 

 

 

 

 

 

 

 

UЛ=EПИТ U+П +U-ПEПИТ.

 

U 1 + U 0

 

 

 

 

 

 

 

 

Следует использовать такие схемы, у которых Vп

 

, тогда

 

 

 

 

 

 

 

2

 

 

 

 

 

 

 

 

27

U п+ » U п» U п = U л - DVп

2

Помехоустойчивость следует рассчитывать для наихудшего случая:

U+П= V0П MIN - U0MAX; U -П= U1 MIN – V 1П МAX

Рис. 27. Инвертирующая передаточная характеристика. I – зона логического нуля по выходу,

II– зона логической единицы по выходу, III – зона неопределенности.

Входная характеристика:

Iвх = f(Uвх) определяет входные токи

I0вх ³ 0 вытекающего из схемы при Uвх=U0, I1вх £ 0 втекающего в схему при Uвх=U1,

Выходные характеристики:

U0вых=f(I0н), U1вых = f(I1н)

Uвых0 max
Uвых0 max
Uвых1 min

 

 

 

28

I н0 = nI вх0 , I н1 = nI вх1 , Rвых0 =

dU вых0

, Rвых1

=

dU вых1

dI 0

dI 1

 

 

 

 

н

 

 

н

По этим характеристикам определяются максимально допустимые токи.

= f (In0max ) , Uвых1 min = f (In1 max ) = Vn0min Un+

= Vn1max + Un

Vn0min , Vn1max - известны; U n+ , U n- заданы.

Рис. 28. Выходная характеристика.

Если нагрузкой служат идентичные логические схемы, то

N0 = Iн0max , N1 = Iн1 max

Iвх0 Iвх1

N = min( N0 , N1 ) - коэффициент разветвления на выходе. С ростом помехоустойчивости N -

уменьшается.

 

 

 

 

 

 

 

 

 

 

 

 

 

Мощность схемы:

 

 

 

 

+ I

 

 

 

 

 

 

Статическая:

P =

E

пит

(I 0

)

= E

 

I

 

 

 

пит

пит

 

 

 

 

 

 

 

 

 

 

пит

пит

 

 

э

 

 

 

2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Динамическая мощность:

 

 

 

 

 

 

 

P С

П

E 2

 

f

П

 

 

 

 

 

 

 

 

Д

 

ПИТ

 

 

 

 

 

 

 

 

 

CП

паразитная емкость схемы

 

 

 

f П

- частота переключения

 

 

 

 

Для определения задержек t1,0

, t

0,1

используется схема рис. 29. Она состоит из трех

 

 

 

 

 

 

 

 

 

 

з

 

з

 

 

логических схем одной серии: схемы, на выходе которой формируется входной сигнал для исследуемой схемы, самой исследуемой схемы и схемы, которая является нагрузкой для исследуемой. Такое подключение близко к реальным условиям работы логических схем.

Время задержки определяется как среднее арифметическое времени задержки переключения с логического нуля на логическую единицу и времени задержки переключения с логической единицы на логический нуль.

29

t з

=

tз01 + t10з

 

 

2

Рис. 29. Схема для определения задержек

30

Рис. 30. Определение задержек по переходной характеристике.

Длительность фронтов определяется по уровням 0.1 – 0.9, см. рис. 30:

Рис. 31. Определение длительностей фронтов по переходной характеристике.

Рис. 32. Зависимость задержки и энергии переключения от потребляемой мощности.

В настоящее время AП достигает 0,01× 10 −12 Дж , Теоретический предел

10−15 − 10 −18 Дж .

Классификация элементов по быстродействию: сверх быстродействующие: t3 < 0,1нс

быстродействующие: t3 = 1 − 10 нс среднего быстродействия: t3 = 10 − 100 нс