Разработка схемы, фискирующей переполнение

а0 b0 c0  0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 0

a a b 1 b 1 c c c

φ = Приводим в базис «и - не» φ =

Функциональная схема, фиксирующая переполнение

φ

Условное изображение этой функциональной схемы будет следующим

Разработка схемы для определения знака суммы.

Согласно правилам сложения в обратном коде, знаковые разряды участвуют в операции сложения наравне с остальными разрядами. При этом учитывается перенос в знаковый разряд и перенос из знакового разряда. Поэтому для получения знака результата можно использовать одноразрядный двоичный сумматор.

Разработка функциональной схемы многоразрядного десятичного сумматора.

На вход сумматора поступают: A=a₀a₁a₂a₃иB=b₀b₁b₂b₃, гдеa_i=₈₄₂₁иb_i=₈₄₂₁.

Результат от сложения: C=c₁c₂c₃c₄, гдеc_i=₈₄₂₁.

Функциональная схема 3-х разрядного десятичного сумматора.

Разработка входных и выходных регистров хра¬ния числовой информации, участвующей в операции сложения.

Регистры входов и выхода имеют одинаковую структуру и строятся на двухтактных синхронных J-Kтриггерах. Каждый регистр содержит 13 триггеров (12 значащих и 1 знаковый).

На вход Jтриггера подается информационный бит, на входK– его инверсия.

На синхровходы С подается сигнал с распределителя сигналов, на инверсные входы Rподается сигнал начальной установки, переводящий триггеры в нулевое состояние

Разработка регистра признаков результата.

Регистр признаков хранит информацию о результате работы устройства. Регистр состоит из 4 триггеров. Первый дает 1, если результат отрицательный, второй положительный, третий равен нулю, четвертый произошло переполнение (при этом первые три триггера блокируются). Входными сигналами для первых двух триггеров является знак результата. Для триггера равенства результата нулю необходимый входной сигнал получается на комбинационной схеме, которая вырабатывает сигнал 1, когда все значащие разряды (двоичные) результата равны нулю. Входным сигналом четвертого триггера является сигнал с выхода схемы переполнения.

Для блокировки первых трех триггеров в случае переполнения на входы J этих триггеров следует также подать инверсию сигнала со схемы, фиксирующей переполнение. На все четыре триггера на синхровходы С подается сигнал СИ 3 от распределителя сигналов. На инверсные входы R подается сигнал НУ для перевода триггеров в начале выполнения операции в нулевое состояние.