- •Е.В. Букрина Техника микропроцессорных систем в коммутации
- •Содержание
- •Пояснительная записка
- •Содержание учебной дисциплины
- •1 Архитектура электронных управляющих систем (эус)
- •2 Алгоритмическое обеспечение управляющих систем
- •3 Архитектура и принципы построения микропроцессорных систем в электросвязи
- •4 Многопроцессорные управляющие системы цифровых атс
- •5 Применение микропроцессорных систем в терминальных устройствах и интерфейсах
- •Содержание контрольной работы Задача 1
- •Методические указания по выполнению задачи 1
- •1 Классификация эус
- •2 Распределенное управление
- •2) Пространственное разделение
- •3) Функциональное разделение
- •4) Модульное разделение
- •Задача 2
- •Методические указания по выполнению задачи 2
- •Задача 3
- •Методические указания по выполнению задачи 3
- •Задача 4
- •Методические указания по выполнению задачи 4
- •1 Основы построения системного интерфейса
- •1.1 Назначение системного интерфейса
- •1.2 Сетевая структура
- •1.3 Магистральная структура (принцип общего канала связи)
- •Общая шина
- •2 Системные шины
- •2.1 Общие характеристики шин
- •2.2 Параллельные шины
- •Вопросы для экзамена
- •Литература
2.2 Параллельные шины

Рисунок 12 - Система с параллельной общей
шиной данных
Шина из nлиний используется в режиме разделения времени для передачи информации между модулями. Специальный управляющий модуль координирует работу шины. В каждом модуле имеетсяn-разрядный буферный регистр, принимающий и передающий информацию.
Входные цепи регистров соединены непосредственно с соответствующими линиями шины, поэтому при получении сигнала “разрешение приема” состояние шины передаётся в регистр. Выходные цепи регистров подключаются к соответствующим линиям шины и по сигналу разрешения передачи состояние регистра выставляется на шину.
Для пересылки данных управляющий модуль подает сигналы:
Разрешения передачи в передающий модуль, при этом на шине устанавливается состояние выбранного регистра.
Разрешения записи в принимающий модуль, при этом состояние шины загружается в регистр приема.
Для
выбора модуля - отправителя или модуля
– получателя можно используются адресные
шины, на которые подаются идентифицирующий
код. Опознавание “своего” идентифицирующего
кода (своего адреса) входит в функции
каждого модуля. Число цепей в адресной
шине
,
гдеm– число адресуемых
модулей. Пример формирования сигнала
разрешения приема для системы, состоящей
из 16 УУ, показан на рисунке 13.

Рисунок 13 - Адресная шина
Опознавание собственного адреса производится при помощи схем И, входы которых подключаются к адресным линиям либо непосредственно, либо через инверторы в зависимости от значений бит идентифицирующего кода. Управляющий (или передающий) модуль выставляет на шину данных сообщение, а на адресную шину – идентифицирующий код УУ, для которого сообщение предназначено. Все модули, подключенные к шине, «сравнивают» код, выставленный на нее, с собственным адресом. По сигналу стробирования в модуле, который «обнаружит» совпадение кода и собственного адреса, формируется сигнал разрешения приема в виде логической “1” на выходе определителя адреса. Вследствие этого состояние шины данных записывается в буферный регистр.
Вопросы для экзамена
1 Понятие системы и структуры системы.
2 Макроструктура управляющих систем:
2.1 основные характеристики ЭВМ (ЭУМ);
2.2 понятия конвейерной и матричной архитектуры ЭВМ;
2.3 отличительные особенности ЭУМ;
2.4 классификация управляющих систем;
2.5 структуры ЭУС коммутационных станций:
2.5.1 по способам управления соединением:
централизованная ЭУС;
децентрализованная ЭУС;
иерархическая ЭУС;
2.5.2 по типам периферийных интерфейсов:
радиальный;
магистральный;
комбинированный;
2.5.3 по типам системных интерфейсов.
2.5.4 Структура двухмашинного УВК.
2.5.5 Структура многопроцессорной ЭУМ.
2.6 Системные интерфейсы:
2.6.1 Понятие распределенного управления. Методы распределения функций.
2.6.2 Уровни системного интерфейса (физический, канальный, сетевой уровень).
2.6.3 Способы построения сетевого интерфейса.
2.6.4 Виды доступа к физическому каналу (случайный, детерминированный, комбинированный).
2.6.5 Протоколы детерминированного доступа (протокол синхронного доступа, протокол эстафетного доступа).
2.6.6 Общие характеристики системных шин.
2.6.7 Организация параллельных шин.
3 Организация функциональных блоков ЭУМ:
3.1 Организация запоминающих устройств.
3.2 Структура центрального процессора.
3.3 Построение микропрограммного управляющего автомата.
4 Периферийные управляющие устройства:
4.1 Микропроцессорное устройство приема сигналов вызова.
4.2 Устройство приема сигналов набора номера.
4.3 Устройство поиска соединительных путей.
5 Многопроцессорные управляющие системы цифровых АТС:
5.1 Управляющая система АХЕ-10:
5.1.1 Структура APZ.
5.1.2 Аппаратные средства APZ211,APZ212.
5.1.3 Аппаратные средства RP.
5.1.4 Взаимодействие процессоров.
5.2 Особенности управления в АТСЭ «Система 12»:
5.2.1 Типы сетевых команд, принцип определения длины соединительного тракта.
5.2.2 Принцип управления соединением в ЦКП.
5.3 Управляющая система EWSD:
5.3.1 Системный интерфейс.
5.3.2 Буфер сообщений (МВ).
5.3.3 Координационный процессор (СР).
5.4 Особенности управления в АТСЭ SI2000:
5.4.1 Особенности управляющей системы в SI20000.V4.
5.4.2 Организация управления в SI20000.V5.
5.5 Управляющие системы цифровых УПАТС:
5.5.1 Иерархическая управляющая система.
5.5.2 Архитектурные особенности псевдо - УАТС (Un-PBX).
6. Процессоры цифровой обработки сигналов:
6.1 Особенности DSPи состав системы ЦОС.
6.2 Применение DSP, обобщенная архитектураDSP.
6.3 Классификация DSP.
6.4 Объединение DSPв многопроцессорные системы.
7 Алгоритмическое обеспечение ЭУС:
7.1 Этапы разработки ПО.
7.2 Характеристики ПО.
8 Терминальные устройства и интерфейсы:
8.1 Структура терминальных устройств сети ISDN.
8.2 Реализация интерфейса основного и первичного доступа к ISDN.
9 Задачи:
9.1 Составить структурную схему ЭУС с заданным количеством УУ и временные диаграммы работы системного интерфейса типа ОШ при использовании:
а) синхронного доступа;
б) эстафетного доступа.
Максимальная длина сообщения 16 байт, скорость передачи по ОШ 2048 Кбит/с.
9.2 Составить структурную схему подключения буферных регистров УУ к шине данных и определителей адреса к адресной шине. Пояснить принцип передачи информации между любой парой УУ. Составить таблицу адресов УУ и отразить адреса на схемах определителей адреса.
9.3 Пояснить организацию трехкаскадного конвейера обработки команд.
9.4 Составить структурную схему объединения nDSPв мультипроцессорную систему (интерфейсSCI):
а) синхронную;
б) мультимастерную;
в) мастер - слейв.
Пояснить взаимодействие DSP.
9.5 Составить структурную схему объединения nDSP(интерфейсSSI) в многопроцессорную систему и пояснить операционные режимы:
а) нормальный;
б) сетевой.
9.6 Пояснить взаимодействие УУ ЦСК S12 и структуру сетевых команд в процессе установления соединения, если известны сетевые адреса терминальных модулей.
9.7 Пояснить организацию системного интерфейса ЦСК EWSDи распределение функций обслуживания вызовов в ЭУС.
9.8 Пояснить организацию системного интерфейса ЦСК АХЕ-10 и распределение функций обслуживания вызовов в ЭУС.
9.9 Пояснить организацию системного интерфейса в SI2000.
