- •Описание архитектуры учебной ЭВМ
- •1. Структура учебной ЭВМ
- •2. Представление данных в модели ЭВМ
- •3. Система команд учебной ЭВМ
- •3.1. Форматы команд
- •3.2. Способы адресации
- •Таблица 1. Способы адресации
- •3.3. Система операций
- •4. Подсистема прерываний
- •5. Модель функционирования кэш-памяти
- •6. Справочник по командам
- •6.1. Типы адресации, их коды и обозначения
- •Таблица 2. Способы адресации и их обозначение
- •6.2. Система команд
- •Таблица 3. Состав команд учебной ЭВМ
- •Лабораторные работы
- •1. Архитектура ЭВМ и система команд
- •Таблица 4. Варианты задания 1
- •2. Командный цикл процессора
- •3. Программирование разветвляющегося процесса
- •Таблица 5. Функции
- •Таблица 6. Варианты задания 2
- •4. Подпрограммы и стек
- •Таблица 7. Варианты задания 3
Описание архитектуры учебной ЭВМ............................................................................................... |
2 |
|
1. |
Структура учебной ЭВМ............................................................................................................. |
2 |
2. |
Представление данных в модели ЭВМ...................................................................................... |
3 |
3. |
Система команд учебной ЭВМ................................................................................................... |
3 |
|
3.1. Форматы команд.................................................................................................................... |
3 |
|
3.2. Способы адресации............................................................................................................... |
4 |
|
3.3. Система операций................................................................................................................. |
5 |
4. |
Подсистема прерываний.............................................................................................................. |
5 |
5. |
Модель функционирования кэш-памяти ................................................................................... |
6 |
6. |
Справочник по командам............................................................................................................ |
6 |
|
6.1. Типы адресации, их коды и обозначения............................................................................ |
6 |
|
6.2. Система команд..................................................................................................................... |
7 |
Лабораторные работы.......................................................................................................................... |
9 |
|
1. |
Архитектура ЭВМ и система команд......................................................................................... |
9 |
2. |
Командный цикл процессора...................................................................................................... |
9 |
3. |
Программирование разветвляющегося процесса...................................................................... |
9 |
4. |
Подпрограммы и стек................................................................................................................ |
11 |
5. |
Алгоритмы замещения строк в кэш-памяти............................................................................ |
11 |
1
Описание архитектуры учебной ЭВМ
1. Структура учебной ЭВМ
Учебная ЭВМ включает в себя процессор, оперативную память, кэш-память, контроллер прерываний, регистры ввода-вывода, устройства ввода-вывода. Структурная схема ЭВМ представлена на рис.1.
|
|
Магистраль данных |
|
Процессор |
|
MDR |
IR |
АЛУ |
Кэш- |
ОЗУ |
OR |
RDR |
[0:999] |
|
|
Аcc |
память |
|
|
РОН |
|
Устройства |
|
DR |
|
|
|
[0:9] |
|
|
вывода |
|
|
|
|
УУ |
|
|
|
CR |
|
|
Устройства |
RAR |
|
|
ввода |
PC |
|
|
|
|
|
|
|
SP |
|
|
|
RA |
|
|
|
RB |
|
|
Контроллер |
|
|
MAR |
прерываний |
|
|
|
Магистраль адреса
Рис. 1. Структура учебной ЭВМ
В ячейках ОЗУ хранятся команды и данные. Ёмкость ОЗУ составляет 1000 ячеек. По сигналу MWr выполняется запись содержимого регистра данных MDR в ячейку памяти с адресом, указанным в регистре адреса (MAR). По сигналу MRd происходит считывание – содержимое ячейки памяти с адресом, содержащемся в MAR, передаётся в MDR.
Имеется блок регистров общего назначения R0-R9. Доступ к ним осуществляется (аналогично доступу к ОЗУ) через регистры RAR и RDR.
АЛУ осуществляет выполнение одной из допустимых операций, определяемой кодом операции (COP), над содержимым аккумулятора (Acc) и регистра операнда (DR). Результат операции всегда помещается в Acc. При завершении выполнения операции АЛУ вырабатывает сигналы признаков результата:
−Z (равен 1, если результат равен 0);
−S (равен 1, если результат отрицателен);
−OV (равен 1, если при выполнении операции произошло переполнение разрядной сетки).
2