Московский Институт Электронной Техники

(Технический Университет)

Выполнил:

Студент ЭКТ-32

Панов Сергей.

Проверил:

Слезкин В.В.

Москва 2001г.

Задание на курсовую работу

1. Сформировать топологию схемы согласно варианту по технологии 0,18 мкм.

2. Произвести оценку временных задержек переключения сигнала без учета топологии.

3. Произвести оценку максимальной рабочей частоты и среднего времени задержки в схеме типа “Кольцевой генератор”.

4. Произвести оценку временных задержек переключения сигнала с учетом топологии.

Задание на транзисторы:

L( Длина канала )=0.2 мкм

W( Ширина канала )=0.9 мкм

Функциональная верификация этой схемы имеет следующий вид

in1, in2 :

in3, out :

Теория.

З

аданная схема строится при использовании КМОП технологии. Одной из основных особенностей этой технологии является отсутствие токов в стационарных состояниях, поэтому одним из основных параметров, влияющих на потребляемую мощность, является напряжение питания. Основа структуры логических элементов – комплиментарная пара транзисторов (n- и p- типа проводимости). Она является достаточной для построения, как простейшей структуры – инвертора, так и более сложных логических элементов. Простейший КМОП элемент – инвертор, состоит из нагрузочного элемента, здесь М2, и переключательного элемента М1 (см. рис.2). На основе обобщенной схемы инвертора можно построить остальные базовые элементы. На уровне топологии транзистор представляет собой две области n- или p- диффузии (сток, исток), между которыми находится слой поликремния, выполняющий роль затвора. P- канальный транзистор выполнен в отдельном кармане n- типа. Основные требования, накладываемые на топологию: достижение максимальной плотности компоновки и уменьшение суммарной длины соединений. Для увеличения плотности компоновки разумно использовать принцип функциональной интеграции. Суть его заключается в следующем: различные рабочие области полупроводниковых приборов, имеющие один тип проводимости и по условиям рабочей схемы всегда находящиеся под одним потенциалом, совмещаются. В результате такого Рис.2 совмещения оказывается, что одна и та же полупроводниковая область выполняет 2 функции: стока одного транзистора и истока другого, либо общим затвором (поликремнием). Для уменьшения длины соединений металлизацию проводим таким образом, чтобы она имела как можно меньше пересечений. Также одним из основных свойств МОП транзистора, влияющим на плотность компоновки, является свойство самоизоляции.

Для нормального функционирования схемы исходная подложка p- типа всегда соединяется с точкой наиболее отрицательного потенциала. Соответственно подложка n- типа соединяется с наиболее положительным потенциалом. При этом обеспечивается хорошая изоляция.

Выполнение работы:

1.Формирование топологии схемы:

При помощи программной среды Microwind была получена следующая топология схемы.

Здесь приняты следующие обозначения:

• clock8, clock9, clock10 - входные сигналы

• Vss+ - подключение напряжения питания

• Vss- - подключение «земли»

• S3 – выход схемы

После создания топологии получаем netlist с моделями p- и n- канальными транзисторами типа low leakage, которые представлены ниже

.MODEL N1 NMOS LEVEL=3 VTO=0.50 U0=0.038 TOX= 4.0E-9

+LD =-0.020U THETA=0.200 GAMMA=0.350

+PHI=0.500 KAPPA=0.080 VMAX=100.00K

+CGSO=100.0p CGDO=100.0p

+CGBO= 60.0p CJSW=240.0p

.MODEL P1 PMOS LEVEL=3 VTO=-0.60 U0=0.020 TOX= 3.5E-9

+LD =0.010U THETA=0.300 GAMMA=0.400

+PHI=0.200 KAPPA=0.010 VMAX=100.00K

+CGSO=100.0p CGDO=100.0p

+CGBO= 60.0p CJSW=240.0p

Основные параметры транзистора:

• VTO – пороговое напряжение (напряжение между затвором и истоком, при котором ток стока достигает определенной величины)

• L – длина канала, W – ширина канала (область канала находится под затвором между стоком и истоком)

• LD и WD – длина и ширина боковых диффузий

• U0 – поверхностная подвижность

• GAMMA – коэффициент влияния подложки

• THETA – коэффициент модуляции подвижных носителей

• TOX – толщина подзатворной области

• CGSO, CGDO, CGBO, CJSW – емкости структуры (например, CGSO – емкость между затвором и истоком)

2. Оценка временных задержек переключения сигнала без учета топологии.

При использовании полученных моделей транзисторов была смоделирована требуемая схема в среде Orcad Capture. Принципиальная электрическая схема приведена ниже

Были получены следующие задержки (см. рис.3): τ₀₁=14ps, τ₁₀=28ps, τ_ср=21ps

3. Оценка временных задержек переключения сигнала с учетом топологии.

При моделировании и оценке задержек этой схемы с учетом топологии были получены следующие результаты (см. рис.4): τ₀₁=42ps, τ₁₀=45ps, τ_ср=43,5ps

3.Схема типа «кольцевой генератор»

Схема типа «кольцевой генератор» в нашем случае состоит из нечетного числа инверторов. Она необходима для определения минимальных задержек, на которые способны моделируемые транзисторы, а следовательно максимальной частоты их работы.

Результаты приведены в следующей таблице:

Кольцевой генератор
Кол-во инверторов	T, ps	f, GHz	τср ,ps
3	81,6	12,25	13,60
5	140	7,14	14,0
7	190	5,26	13,57

Схема включения с 3 инверторами:

Схема включения с 5 инверторами:

Схема включения с 7 инверторами:

5. Исследование зависимостей задержек и общей мощности рассеивания от напряжения питания, внешней температуры, и нагрузки.

Результаты этих исследований можно наблюдать в следующих таблицах и графиках:

Кол-во инверторов	Задержки, ps			Средняя мощность за период P Вт *10-5
	τ01	τ10	τср
0	42	45	43,5	3,7
1	48	58	53	6,7
2	57	70	63,5	9
4	69	96	82,5	14,1
E пит
-10%(1,8V)	42	46	44	2,9
0(2,0V)	42	45	43,5	3,7
+10%(2,2V)	41	43	42	4,7
T oC
-50	42	43	42,5	3,7
27	42	45	43,5	3,7
50	42	46	44	3,9