5. Фазосдвитающие схемы

Фазовое звено. Фазосдвигающее звено (рис. 15.32, а) рабо­тает в диапазоне частот от 0 до 20 кГц. Звено имеет пере­даточную функцию U_Вых/U_вх=(1 —jwR₃C₁)/(l+ jwR₃C₁). ф= = 1/2arctgR₃C₁. а звено (рис. 15.32, б) — передаточную фазовую функциюtgф== —2wR₃C₁/l — w²(R₃C₁)². Коэффициент усиления на всех частотах равен единице. Фаза выходного сигнала зависит от частоты. Если соединить последовательно три таких звена, то об­щее усиление не меняется, а фазовый сдвиг меняется в пределах от 0 до 540°. В первом звене происходит отставание выходного сигнала относительно входного, а для второго звена выходной сиг­нал опережает входной. Зависимости фазового угла от емкости фа-зосдвигающего конденсатора приведены на рис. 15.32, в.

Транзисторное фазовое звено.Фазосдвигающая цепочка (рис. 15.33, о) построена на основе интегратора, выполненного на транзисторе. Постоянная времени цепочки определяется элемента­миR1, R2, R3, С2 и коэффициентом усиления схемы. Усиление оп­ределяется отношением сопротивлений резисторовK=R₄/R₅. Фазо­вая характеристика проиллюстрирована на графике рис. 15.33,б.

Фазовращатель на 130°. Фазовращатель (рис. 1534, о) по­зволяет изменять фазу входного сигнала в пределах от 0 до 180° при неизменной амплитуде выходного сигнала. Изменение фазы сигнала осуществляется на элементахR7, СЗ иR8, С4. ЦепьR7, СЗ обеспечивает отставание по фазе от 0 до 90°, а цепьR8, С4 — опе­режение от 0 до 90°. ПриR7=R8=R иСЗ=С4 = С фаза выходного сигнала определяется выражением ф=arctg[2wRC/(l—w²R²С²) ].

Рис. 15.32

Рис. 15.33

Эмиттерные повторители имеют большое входное сопротивление, в результате исключается шунтирование конденсаторов СЗ иС4 при малых сопротивлениях резисторовR7 иR8. На рис. 15 34,б приведена зависимость угла поворота от сопротивленияR7=R8.

6. Интеграторы, дифференциаторы

Простой интегратор. В цепь ООС ОУ (рис. 15.35, а) включен конденсатор. Постоянная времени интегратора зависит от номиналов R1 иС1 и коэффициента усиления ОУ. Указанные на схеме номиналы реализуют верхнюю частоту полосы пропускания АЧХ 35 Гц. Рабочий диапазон интегратора начинается с частоты выше 40 Гц. На рис. 15.35,б представлена АЧХ интегратора.

Рис. 15.34

Составной интегратор. Фильтр нижних частот (рис. 15.36, .а) по своим характеристикам близок к интегратору с граничной часто­той 200 Гц. В схеме осуществляется комбинированная фильтрация высокочастотных составляющих входного сигнала. Первая ступень состоит из цепочки R1, С1, а вторая — изR3, С2. На рис. 15.36,б, приведена АЧХ интегратора.

Рис. 15.35

Фильтровый интегратор.В качестве Интегратора (рис. 15.37, а) применяется Т-образный ФНЧ с полосой пропускания 30 Гц. Ам­плитудно-частотная характеристика интегратора приведена на рис. 15.37, б.

Регулируемый интегратор.Интегратор (рис. 1538, а) построен с таким расчетом, чтобы можно было менять полосу пропускания с по­мощью потенциометра в цепи ООС. Можно принять резисторыR2 иR3 как части одного потенциометра. При изменении резисторов меня­ется коэффициент усиления: для кривой 1R2=100 кОм,R3= = 10 кОм, Дf=14 кГц; для кривой2 R2=100 кОм,R3=100 кОм, Дf= 8 кГц; для кривой3 R2=10 кОм,R3=10 кОм,Af = 2,5 кГц. Соответствующие примерам АЧХ приведены на графике рис. 15.38,6.

Интегратор на ОУ.Интегратор (рис. 15.39, а) построен таким образом, что накопительный конденсатор подключен одним выводом к общей шине. Это позволяет сбрасывать накопленную энергию на конденсаторе. Интегратор может работать в дискретном режиме. Верхняя частота полосы пропускания АЧХ 130 Гц. Коэффициент усиления в полосе пропускания составляет 200. Амплитуда входно­го сигнала 3 мВ. На рис. 15 39,б приведенд АЧХ интегратора.

Транзисторный интегратор.Интегратор на транзисторах (рис. 15.40, а) имеет большой динамический диапазон. Этот диапа­зон можно увеличить изменением питающих напряжений. С по­мощью подбора сопротивления резистораR2 можно менять постоянную времени интегратора. В указанных на рисунке графиках наблюдается прямая зависимость между параметрами интегратора-для R2=10 кОм Дf=1,5 кГц, а для R2=25 кОм Дf=600 Гц (рис. 15.40,б).

Рмс. 15.36

Рис. 15.37 Рис. 15.38

Рис. 15.39

Рис. 15.40

Рис. 15.41

Сбрасываемый интегратор.Сброс интегратора (рис. 1541, а) осуществляется при поступлении на управляющий вход положитель­ного импульса. Первый транзистор работает в нормальном режиме. При напряжении на интегрирующем конденсаторе больше 0,7 В транзисторVII обладает достаточным коэффициентом пере­дачи тока и шунтирует значительный ток. При напряжении на кон­денсаторе меньше 0,7 В коэффициент передачи транзистора падает. Для уменьшения остаточного напряжения на конденсаторе исполь зуется инверсное включение транзистораVT2. В этом случае непо­добранные транзисторы дают около 20 мВ. На рис. 1541,б при­ведена зависимость остаточного напряжения от управляющего

Рис. 15.42

Интегратор на ОУ со сбросом на транзисторах.Интегратор (рис. 15 42,а, б) построен на ОУ, в цепь ООС которого включен конденсатор. Для разряда конденсатора в схему введены два тран­зистора, которые находятся в закрытом состоянии. С приходом уп­равляющего напряжения положительной полярности один из тран­зисторов открывается. При любой полярности выходного сигнала ОУ транзисторп работают в нормальном режиме. Через этот тран­зистор протекает основной ток разряда конденсатора. Инверсное включение транзистора уменьшает остаточное напряжение на кон­денсаторе. Зависимость остаточного напряжения от управляющего сигнала показана на рис. 15 42,в. Время разряда конденсатора с б В до 10 мВ составляет меньше 1 икс.

Рис. 15.43

Интегратор с разрядным полевым транзистором.В качестве разрядного ключа в сбрасываемом интеграторе (рис. 15.43, а) при­менен полевой транзистор. В нормальном состоянии он закрыт. С приходом управляющего сигнала транзистор открывается и входит в насыщение. В зависимости от амплитуды управляющего сиг­нала остаточное напряжение может менять знак. Это связано с тем, что часть управляющего напряжения проходит через открытыеn-р переходы полевого транзистора. На графиках рис. 15.43,б, в при­ведены характеристики интегратора.

Рис. 15.44

Увеличение постоянной времени RС--цепи.Для сравнительно небольших номиналов цепочкиRC устройство (рис. 15.44) позволяет получить большие постоянные времени интегрирования. Постоян­ная времени цепочкиR3, С увеличивается в 10⁴раз. Выходные сиг­налы ОУ являются противофазными. Дрейф и уровень шума опре­деляются- так же, как для усилителя с замкнутой ОС. Поскольку коэффициент усиления интегральной микросхемыDA2 равен еди­нице, то общее усиление определяется коэффициентом усиления первой микросхемы.

Рис. 15.45

Транзисторный дифференциатор. Дифференциатор (рис. 15.45, а) построен на основе транзисторного каскада с ОБ. Частотные харак­теристики для низких и высоких частот показаны на рис. 15.45,б. Как видно из рисунков, амплитуда выходного сигнала пропорцио­нальна частоте. На высоких частотах при С1<10 нф наблюдается явление резонанса, которое обусловлено паразитными емкостями транзисторов.