6. Фазовые детекторы

Детектор на дифференциальном усилителе. Детектор (рис. 8.22) построен на дифференциальном усилителе, входящем в микросхему, к выходу которого подключены два транзистора, осу­ществляющие функции повторителя и преобразователя уровня. На один вход усилителя поступает исследуемый сигнал, на вход управ­ления — опорный сигнал. Амплитудная характеристика детектора линейна при амплитудах входного сигнала до 50 мВ. Частотный диапазон работы от единиц герц до мегагерц.

Рис. 8.22

Детектор на ограничителях. Фазовый детектор (рис 823 а) со­стоит из двух усилительных каскадов, работающих в режиме насы­щения. На первый вход подается исследуемый сигнал а на вто­рой — сигнал с опорной частотой. В коллекторах транзисторов появ­ляется сигнал прямоугольной формы. Когда в коллекторах транзи­сторов VT1 иVT2 сигнал положительной полярности а в коллек­торахVT3 иVT4 — отрицательной, то на входе диода будет нуле­вой сигнал. Это случай совпадения сигналов по фазе При сдвиге сигналов на 2л в коллекторах транзисторов будут совпадать по времени положительные и отрицательные импульсы. На входе диода будет сигнал той же полярности, что и в коллекторах транзисто­ров. Отрицательный полупериод сигнала пройдет через диод и на выходе фильтра выделится постоянная составляющая Длитель­ность импульсов положительной и отрицательной полярностей бу­дет пропорциональна фазовому сдвигу между сигналами В прин­ципе можно образовать выходной сигнал и от положительных им­пульсов. На рис. 8.23,б приведена характеристика детектора

Рис. 8.23

Детектор на интегральной микросхеме К122УД1. Детектор собран на дифференциальном усилителе интегральной микросхемы К122УД1 (рис. 8.24). Сигнал наВходе 1 (база одного из двух транзисторов дифференциальной пары микросхемы) формирует на двух выходах сигналы, сдвинутые по фазе на 180°. Сигнал, кото­рый подается наВход 2 (база транзистора микросхемы), форми­рует сигналы, совпадающие по фазе. При фазовом сдвиге сигналов, равном 90°, на входах и выходах микросхемы образуются одина­ковые сигналы. После выпрямления на выходе детектора будет нуль. Для совпадающих по фазе входных сигналов на выходах дифферен­циального усилителя будет максимальный разбаланс по амплиту­де. В этом случае после детектирования формируется максимальное отрицательное напряжение. При сдвиге по фазе на 180° между входными сигналами на выходе схемы формируется максимальное положительное напряжение. Для других фазовых соотношений между входными сигналами на выходе будет устанавливаться промежуточное значение. Детектор работает при входных сигналах с амплитудой до 1 В на частотах от 1 кГц до 1 МГц.

Рис. 8.24

Фазовый детектор с амплитудными ограничителями.Фазовый детектор (рис. 8.25) состоит из двух детекторовAM сигнала, кото­рые построены на ОУDA1 иDA2. Если на входах действуют сиг­налыU₁ — А (t)соs[wt+ф(t)] иU₂ = Acoswt, то на выходе детекто­ра после ОУDA3, работающего в схеме дифференциального интегратора, будет сигнал, равный среднему значению выходных напря­жений ОУDAI иDA2. ДляA>A(t)U_вых = 2/пA(t)cos Ф(t). Де­тектор работает в широком диапазоне частот. Верхняя граничная частота определяется частотными свойствами ОУ Нижняя гранич­ная частота зависит от параметров интегратора. В детекторе можно применить любой ОУ. Детектор с ОС. Входной фазомодулированный сигнат подается на входы ОУDA1 (рис.8.26).

Рис. 8.25

Рис. 8.26

Выходной сигнал этого усилителя зависит от состояния полевого транзистора. Если транзистор за­крыт, то выходной сигнал равен нулю. При открытом состоянии транзистора входной сигнал проходит на выход DA1. Управление полевым транзистором осуществляется интегральной микросхемойDA3, выполняющей функции ограничителя. На вход этой схемы по­ступает сигнал с фазосдвигающего устройства, построенного на интегральной микросхемеDA2. Коэффициент передачи фазосдвига­ющего каскада равенК= l/(l+jwC₂R₈). Частотаcpeзa цепочки может быть определена из равенстваw₀= R₈С₂=1. Для подстрой­ки фазы сигнала служит потенциометрR8. В результате входной сигнал с частотойw₀будет создавать нулевой сигнал на выходе интегратора Я₄С,. При изменении входного сигнала по фазе на вы ходе интегратора образуется сигнал, который дополнительно усили­вается интегральной микросхемойDA4.

Фазовый детектор на переключателях.Фазовый детектор (рис. 8.27) состоит из двухполупернодного детектора усилителя и схемы управления. Детектор сигнала состоит из аналоговых ключей на полевых транзисторахVT1-VT3 и ОУDA1. При открывали транзисторовVT1 иVT2 входной сигнал проходит через ОУDA1 инвертируется. Коэффициент усиления усилителя равен единице При закрыванииVT1 иVT2 открываетсяVT3. Через транзтоторVT3 входной сигнал проходит на вход ОУDA2. Управление детек тором осуществляется входными сигналами с транзисторовVT5 иVT6.

Для балансировки ОУ DA2 при отсутствии входного сигнал служит потенциометрR15. В цепь ОС этого ОУ включен конденсатор, выполняющий функции интегратора. Его емкость определяется частотой входного сигнала. Схема управления собрана на транзи­сторахVT4—VT6. Фазовый детектор может работать в диапазоне частот от 50 Гц до 20 кГц. Чувствительность схемы выше 120 мВ/град. Дрейф нуля меньше 60 мВ.

Рис. 8.27