Курсовое задание.
Вариант 16. Схемный символ и таблица истинности проекта.
Lout
с...
|
Вход
|
Режим
| ||
|
R
|
C
|
ЕС
| |
|
В
|
X
|
X
|
Q(0)=Cout=B,Q(l)-Q(9)=H
|
|
Н
|
в
|
/
|
Счетчик работает
|
|
н
|
/
|
в
|
Счетчик работает
|
|
Н
|
н
|
X
|
Код без изменения
|
|
н
|
X
|
н
|
Код без изменения
|
|
н
|
в
|
\
|
Код без изменения
|
|
н
|
\
|
в
|
Код без изменения
|
На каждом выходе дешифратора высокий уровень появляется только на период тактового импульса с соответствующим номером. Счетчик имеет выход переноса Cout. Положительный фронт выходного сигнала переноса появляется через 10 тактовых периодов и используется поэтому как тактовый сигнал для счетчика следующей декады.
Файлы проекта.
Библиотека элементов проекта. Файл unitslib.vhd.
entity mand is
port(x,y:in bit;z:out bit);
end mand;
architecture mand_beh of mand is
begin
z<=x and y;
end mand_beh;
entity mor is
port(x,y:in bit;z:out bit);
end mor;
architecture mor_beh of mor is
begin
z<=x or y;
end mor_beh;
entity inv is
port(x: in bit;y: out bit);
end inv;
architecture inv_beh of inv is
begin
y<=not(x);
end inv_beh;
entity mnand is
port(x,y: in bit;z: out bit);
end mnand;
architecture mnand_beh of mnand is begin
z<=not(x and y); end mnand_beh;
entity dcrt is
port(d,c,r: in bit;q,nq: out bit);
end dcrt;
architecture dcrt_beh of dcrt is
signal stored,intsig: bit;
begin
process(d,с,r)
begin
if r='1' then
intsig<='0';stored<='0';
elsif c= ' 0 ' and not с'stable then intsig<=stored;
elsif c='1' then stored<=d;
end if; q<=intsig; nq<=not(intsig);
end process;
end dcrt beh