Лабораторная работа № 4. Расчет параметров тестопригодности логической схемы.

Цель работы: изучение проблем, связанных с тестопригодностью ИС, расчет параметров тестопригодности на примере полузакзной цифровой ИС.

Теоретические сведения

Тестовое диагностирование – обнаружение неисправностей элементов ИС вследствие дефектов производства, эксплуатации или старения. Тестирование происходит по результату: проходит или не проходит сигнал.

Ремонтопригодность схем – это характеристика схем, включающая в себя диагностирование вида «поиск дефекта»: проверка исправности и локализация неисправности.

Неисправность может быть вызвана физическим дефектом, например, обрывом. Проявление неисправности характеризуется логическим состоянием схемы, например, типа зависания логического состояния. Поведение неисправностей адекватно отображается моделированием по логическим функциям: короткое замыкание (КЗ), проводное И, ИЛИ, обрыв (ХХ).

Тестопригодность – приспособленность схемы к обнаружению неисправностей, их локализации и реализации тестового диагностирования в пределах допустимых финансовых затрат. Нужно сокращать затраты в любом их перечисленных разделов: на ЭВМ, программы, время тестирования, обучения, обслуживания и т.д.

Первичные входы. (ПВх) – входы, чьими логическими состояниями можно непосредственно управлять.

Первичные выходы (Пвых) - выходы, которые можно непосредственно наблюдать.

Тест (тестовый набор) - определенное множество сигналов на ПВх и ожидаемых реакций на Пвых. Покрытие неисправностей – характеризует множество неисправностей, обнаруживаемых либо отдельным тестом либо их множеством.

Анализ тестопригодности по сиcтеме CAMELOT [1].

Количественные оценки тестопригодности могут быть проведены до генерации тестов и могут быть сделаны счетным или алгоритмическим способом.

Счетные оценки. Главное – идентифицировать особенности схемы, характеризующие тестопригодность. Эти характеристики задаются набором показателей. Подсчитывают показатели, ухудшающие и улучшающие тестопригодность, их комбинации дают оценку тестопригодности. В этой методике не обязательно использовать ЭВМ, возможно дать рекомендации на последнем этапе проектирования схемы, например, по секционированию, расположению контактных площадок, разъемов и т.д. Оценки достаточно грубые.

Алгоритмические оценки - реализуются программно, в основе лежит анализ топологии. Анализируется каждый узел, строятся сечения схемы по уровню тестопригодности (гистограммы), находят слабые места. Основными параметрами такого анализа являются управляемость и наблюдаемость.

Управляемость (CY) - это простота решений задач подачи теста в определенный узел.

Наблюдаемость (OY) – это реагирование на выходах подсхемы в заданном состоянии окружения.

Тестопригодность любого узла есть функция управляемости и наблюдаемости этого узла:

TY(узла) = CY(узла)OY(узла).

Управляемость.

В системе CAMELOT управляемость CY принимает относительные значения от 0 до 1.

Значение CY = 1 – максимальная величина параметра соответствует первичному входу: можно установить любое логическое состояние.

Значение CY = 0 - узел не может быть установлен в одно из двоичных состояний.

Остальные узлы характеризуются значениями CY между этими границами.

Теория передачи значений CY через элементы устройства.

Рассмотрим устройство.

Если входы управляются непосредственно, входы

то управляемость выходов должна отражать

способность устройства к установке на каждом выходы

выходе 0 или 1 по логической передаточной функции.

В общем случае управляемость входов может быть не 100%-ной, поэтому управляемость выходов должна учитывать и способность выполнять логическую функцию и значения управляемости входов:

СY (вых.узла) = CTF  f{ CY( вх. узлов)},

CTF – (controlability transfer factor) – коэффициент передачи управляемости устройства по данному выходу.

CTF – мера степени различия способности генерировать на данном выходе ” 1” от способности генерировать на данном выходе “ 0 “. Данный коэффициент зависит только от логической функции, реализуемой устройством:

N(0) – число всех способов установки “0” на данном выходе устройства,

N(1) - число всех способов установки “1” на данном выходе.

ПРИМЕРЫ.

1. При N(0) = N(1) CTF = 1, например, в схемах эквивалентности и неэквивалентности ().

2. При N(0) = 0, N(1) = 0 CTF = 0 - неуправляемость логическим состоянием, такое маловероятно.

3. Инвертор: N(0) = 1, N(1) = 1: CTF = 1.

4. Схема 2И-НЕ. N(0) = 1, N(1) = 3: CTF = 1-2/4 = 0.5.

5. Схема 2ИЛИ-НЕ. N(0) = 3, N(1) = 1: CTF = 1-2/4 = 0.5.

6. Схема 3И-НЕ. N(0) = 1, N(1) = 7: CTF = 1-6/8 = 1-0.75 = 0.25.

и т.д.

Вычисление управляемости.

Пусть в нашем устройстве n входов и m выходов. Любой вход влияет на состояние любого выхода. Управляемость выхода может существенно отличаться от управляемости соседнего выхода, поэтому в общем виде можно записать:

где f(CY(n_i)) –математическая функция, пропорциональная среднему арифметическому и/или среднему геометрическому значений управляемостей входных сигналов различных типов.

Для асинхронных сигналов функция f(CY(..)) – это среднее арифметическое управляемостей входных узлов, запитываемых асинхронными сигналами; для синхронных сигналов такая функция представляет собой произведение величины управляемости тактирующего сигнала (синхросигнала) на среднее значение управляемостей входных тактируемых сигналов.

В общем виде для схем с различными типами входных сигналов получаем:

CY(выходов) = CTF(выходов)  f(CY(входов)),

Управляемость в схемах с обратными связями.

Вычисление управляемости в таких схемах выполнять труднее, нужно решать систему уравнений. Рассмотрим пример простейшего RS- триггера.

СY=1 1

V1 CY=y