
- •Арифметическо-логическое устройство (алу).
- •Структура алу
- •Организация внутрисекционного переноса в алу
- •Примеры использования алу
- •Классификация имс
- •Обобщённая структура микропроцессора
- •Классификация мп
- •Регистровая алу – базовая структура мп
- •Однокристальное ралу
- •Взаимодействие элементов в ралу
- •Наращивание разрядности обрабатываемых слов
- •Уу на жёсткой логике
- •Построение быстродействующих контроллеров на основе бму
- •Структурные методы повышения быстродействия микропроцессора Временные диаграммы взаимодействия основных узлов микроЭвм
- •Многоуровневая конвейерная обработка
- •Технические средства организации прерываний
- •Структура микроЭвм с блоками прерываний
- •Блок приоритетных прерываний (бпп)
- •Синхронный обмен
- •Реализация обмена информацией с ву, доступными по чтению.
- •Реализация обмена информацией с ву, доступными для записи
- •Реализация обмена с ву по чтению и записи
- •Асинхронный обмен информацией с ву.
- •Структура микропрограммы реализации синхронного обмена
- •Структура микроЭвм с узлом обмена информацией
- •Структурная схема асинхронного обмена со стороны ву
- •Архитектура фон-Неймана
- •Командный цикл микросистемы
- •Структура магистрали
- •Типы структур
- •Конвейерные вс Каноническая структура конвейерного процессора
- •Системы из векторных процессоров (вп)
- •Анализ конвейерных вычислительных систем (квс)
- •Каноническая структура (мп) матричного процессора
- •Анализ мвс
- •Каноническая структура мс
- •Анализ мс
- •Вс с программируемой структурой
- •Транспьютерные вс
- •Вызов процедур
- •Оптимальное использование регистров rg
- •Аппаратный подход к построению рон
- •Программный подход распределения регистрового файла
- •Характерные особенности архитектуры с снк.
- •Конвейерная обработка информации в вычислителях с снк
- •Операции и флаги
- •Структура шины
- •Микропроцессорный комплект к-580
- •Шестнадцатиразрядные процессоры
Построение быстродействующих контроллеров на основе бму
Типовой процесс проектирования включает:
Анализ объекта управления:
изучение состава датчиков входных сигналов;
изучение состава исполнительных элементов;
изучение или разработка алгоритма работы объекта управления;
изучение динамических характеристик объекта управления, датчика входной информации и исполнительных элементов;
изучение динамических и статических точностных характеристик системы управления;
анализ конструктивных требований.
Оценка возможностей использования типового варианта контроллера.
Формирование взаимосвязи объект управления – контроллер.
Разработка программ работы контроллера.
Два режима работы:
Стартовый – по сигналу "Старт" заносится стартовый код, который как правило является начальным адресом микропрограммы управления объекта.
Последовательный – по сигналам УА из зоны следящего адреса формируется адрес следующей микрокоманды, а из зоны опроса внешних устройств формируются сигналы позволяющие осуществить ветвление программ.
Эти устройства могут быть многократными. Выбор программы зависит от стартового кода.
Структурные методы повышения быстродействия микропроцессора Временные диаграммы взаимодействия основных узлов микроЭвм
Ni – ссылка на адрес следующей микрокоманды
Ci – разряды управления процессорными элементами и субблоками.
Si – информация о состоянии ПЭ (регистр состояния).
ai – адрес текущей микрокоманды.
ta – время установки информации на выходе.
tNC – время реакции управляющей памяти на адрес, поступающий из БМУ.
ts – время формирования результата операции в ПЭ с момента поступления сигнала Сi.
tm – время, необходимое для фиксации результата операции во внешнем устройстве.
Конвейерная обработка информации
tA tNC
tр ts
В данном случае имеют место 2 параллельных процесса:
Формирование адреса следующей микрокоманды.
Выполнение операции в проц. эл-те.
При этом задержки ts и tNC совмещаются во времени. А т.к. tp и tA приблизительно одинаковы, то быстродействие повышается в 1,5 – 1,8 раза.
Достоинства: повышение быстродействия при минимальных аппаратных затратах.
Недостатки: наличие фазового сдвига в тех участках вычислительного процесса, в которых происходит анализ состояния ПЭ. Для устранения этого недостатка используются "длинные" микрокоманды. "Длинная" микрокоманда – это микрокоманда, в которой разряды управления не изменяются в течение двух тактов.
УП и ПЭ – устройства комбинационного типа.
Многоуровневая конвейерная обработка
В данном случае имеет место случай когда ПЭ по своему быстродействию значительно превышает быстродействие памяти. В этом случае устанавливается такое количество конвейерных регистров, во сколько раз быстродействие процессора выше быстродействия памяти.
Достоинства: максимальное быстродействие при минимальных аппаратных затратах.
Недостатки: наличие фазового сдвига в тех участках вычислительного процесса, когда оценивается состояние ПЭ.
Для устранения этого недостатка используются и длинные микрокоманды, т.е. микрокоманды, которые занимают 2 такта.
Память с расслоением
В
данном случае ПЭ также быстрее
В данном случае используется такое количество слоёв памяти - во сколько раз быстродействие ПЭ выше быстродействия памяти.
Достоинства: повышение быстродействия при минимальных аппаратных затратах.
Недостатки: наличие фазового сдвига при выполнения программ ветвления.
Для ликвидации этого недостатка используются длинные микрокоманды, т.е. одна и та же микрокоманда размещена в соседних слоях памяти.
Вычислительные системы с переменной длительностью цикла
Такт,
когда выполняется операция в ПЭ
tA tNC tS tm
1 – время необходимое для выполнения логической операции.
2 – время необходимое для выполнения арифметической операции без формирования признаков состояний.
3 – арифметические операции с формированием признаков состояний.
В структуру микрокоманды вводятся дополнительные разряды, которые обеспечивают управление генератором ТИ, который формирует соответствующую временную диаграмму.
Достоинства: повышение быстродействия на 15-20%
Недостатки: наличие машинного цикла переменной длины.
При построении вычислительных систем обычно встречаются все 4 варианта структурных решений.