Структура микроЭвм с узлом обмена информацией
О
дин
из вариантов построения.
По сигналам ВУ и ЗМ устройство обмена информацией активизируется и формируются сигналы MSYN (=0) и блокировка синхронизации (БС) на время tTmax . Если обмен состоялся, т.е. от ВУ поступил сигнал SSYN, то УО формирует сигнал-ответ (=1) и сигнал БС. Если сигнал SSYN не пришёл из ВУ или пришёл за пределами tmax, то УО формирует сигнал-ответ (=0), принудительно снимает сигнал MSYN и блокирует синхронизацию обмен считается несостоявшимся.
В зависимости от сигнала “ответ” формируется адрес очередной микрокоманды УМУ.
Структурная схема асинхронного обмена со стороны ву
C
труктура
узла обмена информации
Практически сигнал SSYN формируется из сигнала MSYN с помощью линии задержки , где - характеризует динамические характеристики ВУ.
Эта схема начинает функционировать по микрокоманде, в состав которой входит микрооперация обращения к ВУ. Сигнал ВУ осуществляет запуск данной схемы, т.е. переключает триггер Т в нулевое состояние, разрешает прохождение и на СТ2, формирует сигнала MSYN и БС (блокировка синхронизации). СТ2 предназначен для подсчёта Тmax (время на самое медленное ВУ). В том случае, если состояние СТ2 примет значение 011, то выходе этой системы формируется сигнал-ответ, равный 1, что означает, что обмен не состоялся. Сигнал обеспечивает переключение триггера Т в единичное состояние, принудительно снимаются MSYN и БС.
Если сигнал SSYN приходит в пределах Тmax, то триггер Т переключается в единичное состояние и считается, что обмен состоялся, т.к. сигнал-ответ равен 0.
Вычислительные системы (ВС)
Классификация ВС.
Вычислительные системы.
Вычислительные структуры.
Вычислительные среды.
Вычислительные системы имеют, как правило, в качестве элементов:
ЭВМ;
универсальные процессоры с памятью;
спецпроцессоры (сопроцессоры или векторные процессоры);
вычислительные модули для реализации одной или нескольких операций.
Высокопроизводительные системы часто называются суперЭВМ.
Вычислительные структуры строятся из функциональных модулей, обладающих возможностью программной настройки на реально реализуемые функции.
Вычислительные среды компонуются из простейших далее неупростимых универсальных автоматов, обладающих автономной и соединительной полнотой и настраивающихся программно на реализацию функций из полного набора (логических, соединительных, памяти) функций.
Сюда входят … матрицы и волновые процессоры.
Архитектура фон-Неймана
В данной архитектуре для хранения программ и данных используется одно адресное пространство. Формат кодирования программ соответствует формату кодирования данных. Программы и данные хранятся в едином пространстве и нет никаких данных, указывающих на тип информации в ячейке памяти.
Эта архитектура имеет 4 основные характеристики (архитектура канонического типа):
Наличие единого вычислительного устройства, включающее в свой состав процессор, средства передачи информации (в том числе и магистраль) и память.
Линейная структура адресации памяти, состоящая из слов фиксированной длины.
Сравнительно низкий уровень машинного языка, команды которого осуществляют простые операции над элементарными операндами.
Централизованное последовательное управление.
Архитектура Гарвардской лаборатории (АГ)
Эта архитектура как правило предназначена для однокр. МикроЭВМ, в которых память программ CSEG(CateSegment) и память данныхDSEG(DateSegment) разделены и имеют свои собственные адресные пространства и способы доступа к ним.
Такое разделение позволяет реализовать набор машинных команд, позволяющих экономно использовать память программ.
Основными недостатками Архитектуры фон-Неймана и Архитектуры Гарвардской лаборатории являются наличие единого коммутационного тракта, по которому осуществляется обмен информацией между процессором и другими элементами вычислительной системы. Память, как правило, размещена в отдельных кристаллах по отношению к микропрограмме. В результате темп пересылки информации между процессором и памятью накладывают серьёзные ограничения на скорость обработки информации. Кроме того, физические характеристики линий связи (распределение ёмкости и индуктивности , протяжённость линий связи, а значит и сопротивление) в свою очередь ограничивают быстродействие. Единая магистраль предназначена для обслуживания только одного активного устройства в локальный момент времени. Поэтому все активные устройства борются за доступ к магистрали, т.е. происходит ограничение быстродействия из-за невозможности предоставления магистрали в тот момент времени, когда она нужна конкретному активному устройству.
Снижение влияния этих недостатков на производительность решается следующими путями:
физическое увеличение ширины шины(с 8 первых процессоров доросли до 64);
кэш-память и её использование;
разделение магистралей;
конвейерный механизм (команда разбивается на элементарные операции, которые могут быть реализованы одновременно из различных команд).
Область регистров общего назначения (РОН) может быть полностью изолирована от пространства данных или частично пересекаться.
Система ввода-вывода (ВВ) представляет собой, как правило, набор адресуемых буферных схем или регистров (портов), через которые осуществляется связь с внешними и внутренними аппаратными средствами микросистемы. Система ВВ обычно использует обычный механизм распределения портов, размещающих в специальном адресном пространстве IOSEG(Input/OutputSegment) и, как правило, является логически изолированным от других пространств.
Память микросистемы представляет собой упорядоченный набор n-разрядных ячеек с произвольным доступом. Такая память называется линейной памятью. Все разряды адреса от 0 до 2n-1 называется адресным пространством. Обычно адресное пространство разделяется на 2 подмножества: пространство ввода-вывода (в том случае, если ВВ – изолирован) и адресное пространство памяти.