
- •Арифметическо-логическое устройство (алу).
- •Структура алу
- •Организация внутрисекционного переноса в алу
- •Примеры использования алу
- •Классификация имс
- •Обобщённая структура микропроцессора
- •Классификация мп
- •Регистровая алу – базовая структура мп
- •Однокристальное ралу
- •Взаимодействие элементов в ралу
- •Наращивание разрядности обрабатываемых слов
- •Уу на жёсткой логике
- •Построение быстродействующих контроллеров на основе бму
- •Структурные методы повышения быстродействия микропроцессора Временные диаграммы взаимодействия основных узлов микроЭвм
- •Многоуровневая конвейерная обработка
- •Технические средства организации прерываний
- •Структура микроЭвм с блоками прерываний
- •Блок приоритетных прерываний (бпп)
- •Синхронный обмен
- •Реализация обмена информацией с ву, доступными по чтению.
- •Реализация обмена информацией с ву, доступными для записи
- •Реализация обмена с ву по чтению и записи
- •Асинхронный обмен информацией с ву.
- •Структура микропрограммы реализации синхронного обмена
- •Структура микроЭвм с узлом обмена информацией
- •Структурная схема асинхронного обмена со стороны ву
- •Архитектура фон-Неймана
- •Командный цикл микросистемы
- •Структура магистрали
- •Типы структур
- •Конвейерные вс Каноническая структура конвейерного процессора
- •Системы из векторных процессоров (вп)
- •Анализ конвейерных вычислительных систем (квс)
- •Каноническая структура (мп) матричного процессора
- •Анализ мвс
- •Каноническая структура мс
- •Анализ мс
- •Вс с программируемой структурой
- •Транспьютерные вс
- •Вызов процедур
- •Оптимальное использование регистров rg
- •Аппаратный подход к построению рон
- •Программный подход распределения регистрового файла
- •Характерные особенности архитектуры с снк.
- •Конвейерная обработка информации в вычислителях с снк
- •Операции и флаги
- •Структура шины
- •Микропроцессорный комплект к-580
- •Шестнадцатиразрядные процессоры
Структура магистрали
На физическом уровне активные устройства взаимодействуют с пассивными и между собой через набор шин, называемые внутрисистемными магистралями.
Магистрали состоят из:
шины данных (DB – Data Bus) – по которым производится обмен данными;
шина адреса (AB – Address Bus) – предназначена для передачи адреса от активного ВУ к пассивному;
шина управления (CB – Control Bus) – для обмена сигналами управления циклами обмена.
Магистрали
такого типа называются трёхшинными с
различными шинами адреса и данных.
В некоторых системах для сокращения физической магистрали используется совмещённая магистраль – AD – адрес-данные. На этой магистрали адрес и данные разделены во времени. Адрес сопровождается сигналом ALE, а данные – соответствующими сигналами WR и RD.
Существует 2 способа разделения адреса и данных.
а)
б)
Циклы обращения к магистрали (ЦОМ)
За ЦОМ принят один цикл обращения между центральным процессором, памятью или подсистемой ввода-вывода (ВВ). за один цикл обращения между источником и потребителем пересылается один байт, слово или длинное слово информации.
Типовые циклы:
чтение из памяти;
запись в память.
При изолированном вводе-выводе добавляется чтение порта ВВ и запись в порт ВВ. в случае архитектуры Гарвардского типа добавляется чтение памяти программ.
При двухшинной организации микросистемы для увеличения пропускной способности канала применяется комбинированный обмен типа чтение-запись в память, связанный с однократной передачей адреса в начале цикла обмена.
Типовые сигналы:
MRDC (Memory Read Command) – строб. чтение памяти
MWTS (Memory Write Command) – строб. запись в память
IORC (Input/Output Read Command) – строб. чтение порта ВВ
PSEN (Program Segment Enable) – строб. чтение памяти программ
IOWC (Input/Output Write Command) – строб. запись в порт ВВ.
Это классические сигналы ЦО, но есть и дополнительные.
RD – Read – строб. чтение
WR – Write – строб. записи
MEM/IO – Memory or Input/Output – выбор области читаемой информации
COD – Code – выбор области памяти программ.
Из этой группы с помощью комбинационных схем можно перейти к группе 1.
АВ AD чтение АВ AD
RD
АДР ДАН Длительность
зависит от самого медленного ВУ
RD
запись
Д
АДР ДАН AD ADR ДАН ALE WR ALE WR чтение Фиксация
результата в памяти
Типы структур
SISD – одиночный поток команд – одиночный поток данных (ОКОД)
А) архитектура фон-Неймана;
Б) архитектура Гарварда.
Структура:
MISD - множественный поток команд – (МКОД) одиночный поток данных.
А)
Б)
К А) – задача стабилизации
К Б) – обыкновенный конвейерный процессор
SIMD (ОКМД) – одиночный поток команд – множественный поток данных.
Обработка видеоизображения.
MIMD (МКИД) – множественный поток команд, множественный поток данных.
Сеть вычислительных машин.
Архитектуры MISD, SIMD, MIMD позволяют построить конвейерные, матричные, мультипроцессорные и вычислительные системы с программируемой структурой.
а) Конвейерные ВС.
В основе этих систем лежит конвейерная или цепочечная система обработки информации. В реальных системах имеет место единое управляющее устройство (управляющее ЭВМ, подсистема или контроллер) формирует единый поток команд и несколько параллельных потоков данных.
б) Матричные ВС.
Основаны на принципе параллелелизма. В них обеспечивается возможность одновременной реализации большого числа операций на элементарных процессорах. Такие ВС, как правило, рассчитаны на решение задач матричной арифметики.
в) Мультипроцессорные ВС.
К этим системам относятся системы, которые состоят из множества процессоров и “общей памяти”. Взаимодействие между процессором и памятью осуществляется через коммутатор (сеть, шина,…). Вариантами этих систем являются системы потоков данных или потоковой архитектуры. Потоковые ВС – это системы, в которых заложена возможность выполнения инструкций сразу после выполнения всех данных. В этих архитектурах первичным является наличие данных, а не команд как в архитектуре фон-Неймана. Потоковая архитектура ориентирована на распараллелирование обработанной информации.
г) Система с программируемой структурой – это класс средств обработки информации, основанный на модели коллектива вычислителей (т.е. это система, которая позволяет с помощью…ВУ реконфигурировать…).