Командный цикл микросистемы

Программа – это упорядоченная последовательность команд и данных. Процесс выполнения программы заключается в последовательном выполнении команд. Самой первой информацией в программе является команда. А каждая последующая команда содержит информацию о способе получения следующей команды.

Команда – это функционально завершённое элементарное действие, которое определяется типом используемых данных, источником их получения, операций над ними, приёмником результата, способ определения адреса следующей команды.

Машинное представление команды называется объектным кодом. При написании программ обычно пользуются символьным представлением команд или мнемокодом (Assembler).

Время, необходимо для выполнения одной команды называется командным циклом (КЦ). КЦ делится на 2 фазы:

• выборка;

• представление.

Основные фазы работы микросистемы:

Процессор никогда не стоит. Он выполняет команду “останов”, которая, как правило, представляет собой опрос клавиатур, опрос БП, опрос ВУ, отображение информации.

В целом работа микросистемы заключается в следующем:

1. Включение питания или нажатие Reset.

2. Передача управления на стартовый адрес памяти программы.

3. Выбирается и исполняется первая полезная команда (операционная система вычислительной машины).

4. По результатам выполнения первой команды формируется адрес следующей команды. Происходит считывание этой команды и её выполнение.

5. При приёме специальной команды останова микросистема прекращает выполнение данной программы и переходит на выполнение операционной системы.

Примечание: в состав каждой микроЭВМ обязательно входит ПЗУ, в котором находится как минимум команда загрузки.

Внутри микросистемы или в связанной с ней внешней среде могут возникать разнообразные события, требующие немедленной реакции на своё появление. Процесс обслуживания этого события называется прерыванием программы. Каждое прерывание программы сопровождается итерацией сигнала IRQ, который называется радиальным запросом прерывания, а вызываемые им программы программами обслуживания прерывания.

Если центральный процессор получает общий запрос на прерывание, называемый векторным запросом, который свидетельствует об одном или нескольких запросах на прерывание, то в начале цикла обработки вектора запроса обязательно имеется цикл ввода вектора прерывания.

Этот вектор прерывания позволяет определить адрес первой полезной команды программы, обслуживающей данное прерывание.

В современных вычислительных машинах различаются маскируемое и немаскируемое прерывания.

Маскируемые прерывания в отличие от немаскируемых могут быть запрещены программным путём. К немаскируемым прерываниям, как правило, относятся прерывания по времени (от таймера). Это обеспечить работу вычислительной машины в реальном масштабе времени.

Типовые структуры микросистем

1. Память и подсистема ввода-вывода включает отдельные функциональные узлы и законченные модули, состав и организация которых определяет структуру системы.

Эта структура называется магистральной. В ней все элементы вычислительной системы подключены к одной магистрали. Такого вида структуры строятся для систем с заранее определённым номенклатурой ВУ.

Эти структуры называются структурами закрытого типа. Подключение дополнительных устройств, как правило, не допускается, т.к. это может привести к неработоспособности системы из-за распределения нагрузки, что может привести к несоблюдению протокола обмена вычислительной машины с ВУ. Чтобы этого избежать используется магистрально-каскадная структура.

2. Магистрально-каскадная структура.

Эта структура называется магистрально-каскадной. Она является структурой открытого типа. Т.е. к магистрали подключается контрольная шина, которая обеспечивает возможность наращивания данной структуры дополнительными элементами вычислительной системы.

Контроллер шины должен определять ту совокупность адресного пространства, которая определена для вновь подключаемых ВУ. В некоторых случаях это определяется программой, т.е. контрольную шину программируют при включении питания вычислительной системы и направление передачи информации внутрь системной шины определяется сигналами чтения-записи.

3.

Эта структура позволяет разгрузить работу центрального процессора за счёт возложения части функций на контроллер ВВ. этот контроллер (процессор ВВ) обеспечивает приём информации из периферийного адаптера, преобразуя информацию в вид удобный для ЦП и передача этой информации ЦП.

Этот процессор ЦП, обработав информацию, пересылает её в контроллер ВВ, а распределением этой информации по периферийным адаптерам (ПА) занимается контроллер.

Все вышеуказанные структуры являются составляющими любой вычислительной машины.

В каждый момент времени на магистрали допускается только одно активное устройство, в распоряжение которого отдаются все ресурсы магистрали. В простейших системах роль активного модуля всегда выполняет ЦП, который и организует управление магистралью. В более сложных системах со многими активными модулями, магистраль распределяется между ними в соответствии с запросами на захват магистрали с приоритетными соглашениями. Эта задача в составе вычислительных систем возлагается на арбитра магистрали, который определяет кому и в какой момент времени отдать магистраль.

Арбитр магистрали

Структурно взаимодействие ВУ с помощью арбитра реализуется таким образом, что все ВУ разделены на 8 групп (верхняя группа имеет максимальный приоритет), а в пределах группы приоритет понижается по мере “удаления” активного ВУ от процессора.

Активные ВУ независимо друг от друга формируют сигналы BR_i (запрос на захват магистрали), арбитр воспринимает запросы, ранжирует их по уровню приоритета и выдаёт сигнал разрешения по линии с наиболее высоким уровнем. В этой группе разрешение получает устройство самое “близкое” к арбитру из устройств, выдавших сигнал BR_i. При этом сигнал BG_i поглощается этим устройством и далее не распространяется. Устройство, поглотившее этот сигнал, вырабатывает сигнал SACK, который обеспечивает сброс арбитра. Арбитр прекращает выдачу сигнала BG_i. Он не воспринимает в течение сигнала SACK запросов даже с более высоким приоритетом. Линия BBSY предназначена для оповещения ВУ о том, что магистраль ещё не освободилась. После освобождения магистрали, её занимает очередное ВУ, которое в свою очередь формирует сигнал BBSY. После этого снимается сигнал SACK, который разрешает поиск следующего активного ВУ.

Временная диаграмма записи информации из одного активного ВУ в другое.

Собственная занятость

Все управляющие сигналы необходимые для формирования обмена должны полностью укладываться во время собственной занятости. Эта временная диаграмма представляет собой асинхронный вариант обмена активного ВУ с пассивным. Сигнал W означает, что этот режим является записью информации в ВУ.

Этот вариант является работой по жёсткому алгоритму, поэтому вполне возможно, что самому последнему активному ВУ не достанется времени попользоваться магистралью. Есть другие варианты построения:

1. алгоритм с перестраиваемой, программируемой …

2. вероятностные алгоритмы.