
- •3. Особенности элементов структуры 80c51 gb Расположение выводов микроконтроллеров группы 8xc51gb
- •3.1 Функциональные особенности кристаллов 8xc51gb
- •3.2 Порты I/o p0-p5
- •Альтернативные функции выводов портов 0-5
- •3.3 Система прерываний 8xc51gb
- •Вектора прерываний
- •Регистр iе
- •Регистр iеа
- •Регистр ip
- •Регистр iрн кристаллов 8xc51gb
- •Регистр ipа кристалла 8xc51gb
- •Регистр iрна кристаллов 8xc51gb
- •Регистр exicon
- •3.4 Узел ацп Функциональная схема ацп
- •Регистр результата сравнения асмр
- •Регистр управления ацп acon
- •3.5 Аппаратный сторожевой таймер
- •3.6 Обнаружение сбоя тактового генератора
- •3.7 Матрица программируемых счётчиков рса
- •Регистр управления рса - ccon
- •Режимы работы модулей сравнения/фиксации
- •16-Битный режим фиксации.
- •16-Битный режим фиксации рса
- •16-Битный режим сравнения: программный таймер и высокоскоростной выход
- •Режим сторожевого таймера
- •Режим широтно-импульсного модулятора
- •Соответствие имён регистров и битов узлов рса и рса1
- •3.8 Расширенный последовательный порт
- •Режимы работы порта sep
- •Регистр управления sepcon
- •Регистр состояния sepstat
- •3.9 Таймеры/счетчики
Регистр iрна кристаллов 8xc51gb
MSB LSB
-
PADH
РХ6Н
РХ5Н
РХ4Н
РХЗН
РХ2Н
РС1Н
PSEPH
Бит |
Поз. |
Функция присвоения приоритета прерывания |
PADH |
IPH.7 |
Прерывание от АЦП |
PX6H |
IPH.6 |
Внешнее прерывание - вывод INT6 |
PX5H |
IPH.5 |
Внешнее прерывание - вывод INT5 |
PX4H |
IPH.4 |
Внешнее прерывание - вывод INT4 |
РХЗН |
IPH.3 |
Внешнее прерывание - вывод INT3 |
PX2H |
IPH.2 |
Внешнее прерывание - вывод INT2 |
PC1H |
IPH.1 |
Прерывание от РСА1 |
PSEPH |
IPH.0 |
Прерывание от SEP |
Внешние прерывания
Внешние прерывания INT0 и INT1 микроконтроллера 87C51GB полностью соответствуют аналогичным прерываниям всех микроконтроллеров семейства MCS-51 и могут в зависимости от состояния битов IТ0 и IТ1 регистра TCON фиксироваться как по уровню, так и по отрицательному фронту.
Внешние выводы INT2 и INT3 могут реагировать как на положительный, так и на отрицательный фронты сигнала. Микросхема имеет регистр EXICON, содержащий биты IТ2 и IТЗ, определяющие активный фронт сигнала на выводах P5.2/INT2 и P5.3/INT3. При установке бита IТn в "0" прерывание инициируется по отрицательному фронту, а при ITn = 1 - по положительному. Внешние события INT4-INT6 фиксируются только по положительному фронту на выводах P5.4/INT4-P5.6/INT6.
Однако все внешние прерывания генерируются соответствующими аппаратно-устанавливаемыми флагами; для событий INT0/INT1 - это биты IЕ0 и IЕ1 регистра TCON. Регистр EXICON содержит 4 флага IЕ2-IЕ6, инициирующих выполнение прерывания по событиям INT2-INT4. Все эти флаги очищаются также аппаратно по переходу на подпрограмму обработки прерывания. Как уже отмечалось во второй главе, уровневое прерывание по входам INT0/INT1 не очищает флаги IЕ0/IЕ1.
Выводы внешних прерываний опрашиваются один раз за каждый машинный цикл. По этой причине сигнал, подаваемый на фронтовой вход INTn должен находиться в высоком и низком уровне, как минимум, в течении 1 цикла (12 периодов тактового генератора).
Запрещение или разрешение внешних прерываний производится посредством соответствующих битов регистров IЕ и IЕА.
Регистр exicon
MSB LSB
-
-
IЕ6
IЕ5
IЕ4
IЕЗ
IЕ2
ITЗ
IТ2
Бит |
Поз. |
Функция присвоения приоритета прерывания |
- |
EXICON.7 |
Зарезервировано для дальнейшего использования |
IЕ6 |
EXICON.6 |
Флаг прерывания INT6 |
IЕ5 |
EXICON.5 |
Флаг прерывания INT5 |
IЕ4 |
EXICON.4 |
Флаг прерывания INT4 |
IЕЗ |
EXICON.3 |
Флаг прерывания INT3 |
IЕ2 |
EXICON.2 |
Флаг прерывания INT2 |
IТЗ |
EXICON.1 |
Бит управления INT3. При IТ3=0 активный фронт прерывания – отрицательный При IТЗ=1 активный фронт прерывания – положительный |
IТ2 |
EXICON.0 |
Бит управления INT2. При IТ2=0 активный фронт прерывания - отрицательный При IТ2=1 активный фронт прерывания – положительный |