Регистр iе

MSB LSB

ЕА

ЕPС

ЕТ2

ES

ЕТ1

ЕХ1

ЕТ0

ЕХ0

"1" - прерывания разрешены

"0" - прерывания запрещены

Бит	Поз.	Функция запрета/разрешения прерывания
ЕА	IЕ.7	запрещает прерывания от всех источников
ЕРС	IЕ.6	прерывание от РСА
ЕТ2	IЕ.5	переполнение 2-го таймера
ES	IЕ.4	последовательный порт
ЕТ1	IЕ.З	переполнение 1-го таймера
ЕХ1	IЕ.2	внешнее прерывание INT1
ЕТ0	IЕ.1	переполнение 0-го таймера
ЕХ0	IЕ.0	внешнее прерывание INT0

Регистр iеа

MSB LSB

EAD

ЕХ6

ЕХ5

ЕХ4

ЕХЗ

ЕХ2

ЕС1

ESEP

"1" - прерывания разрешены

"0" - прерывания запрещены

Бит	Поз.	Функция запрета/разрешения прерывания
EAD	IЕА.7	Прерывание от АЦП
ЕХ6	IЕА.6	Внешнее прерывание - вывод INT6
ЕХ5	IЕА.5	Внешнее прерывание - вывод INT5
ЕХ4	IЕА.4	Внешнее прерывание - вывод INT4
ЕХЗ	IЕА.З	Внешнее прерывание - вывод INT3
ЕХ2	IЕА.2	Внешнее прерывание - вывод INT2
ЕС1	IЕА.1	Прерывание от РСА1
ESEP	IЕА.0	Прерывание от SEP

Управление приоритетами прерываний

Как и во всех кристаллах серии MCS-51, каждое прерывание может иметь свой собственный приоритет, определяемый регистрами приоритетов прерываний, IP и IРН. В связи с увеличенным количеством источников прерываний в микроконтроллере имеется пара дополнительных регистров приоритетов - IРА и IРНА (физические адреса, соответственно 0B8h и 0B6h). Прерывание с низшим приоритетом может прерываться только более высокоприоритетным событием. Прерывания с высоким приоритетом не могут быть прерваны. Если получено 2 или более запроса с одинаковым приоритетом, то очерёдность их обработки определяется специальной последовательностью опроса флагов прерываний. В микросхемах 8XC51GB эта очерёдность выглядит следующим образом:

1.	IЕ0	высший приоритет
2.	SEPIF
3.	IЕ2
4.	TF0
5.	CF1,C1CF
6.	IЕЗ
7.	IЕ1
8.	AIF
9.	IЕ4
10.	TF1
11.	CF,CCF
12.	IЕ5
13.	RI,TI
14.	TF2,EXF2
15.	IЕ6	низший приоритет