- •Последовательность адресов в пакетном цикле Pentium
- •Характеристики элементов кэша для процессоров Pentium
- •Доступность методов кэширования в процессорах
- •Типы памяти, определяемые регистром paTи регистрамиMttr
- •Выбор элемента в pat, а также тип памяти, определяемый по аппаратному сбросу
- •Тип памяти страницы для процессоров использующих бит paTi
- •Вопросы для самопроверки.
Тип памяти страницы для процессоров использующих бит paTi
Тип памяти из MTTR |
Значение элемента PAT | |||||
UC |
UC- |
WC |
WT |
WB |
WP | |
UC |
UC1 |
UC1 |
WC |
UC1 |
UC1 |
UC1 |
WC |
UC2 |
WC |
WC |
undef |
WC |
undef |
WT |
UC2 |
UC2 |
WC |
WT |
WT |
undef |
WB |
UC2 |
UC2 |
WC |
WT |
WB |
WP |
WP |
UC2 |
undef |
WC |
undef |
WP |
WP |
Пояснения.
|
После аппаратного сброса в PATустанавливаются определения типов памяти, как показано в последней графе табл.$.5. Операционная система может изменить2значения в регистреIA32_CR_PATпо своему усмотрению, выбирая наиболее приемлемый метод кэширования для каждой комбинации битов PATi, PCD, PWT.
Контрольные вопросы.
Нужен ли каталог для кэш-памяти
Да, обязательно нужен
Может быть, а может и не быть
Нет, не нужен
Упорядочите имена кэшей L1,L2 иL3 (от большего значения к меньшему) по:
Времени обращения
Относительной цене (рубль/Кбайт)
Относительным энергозатратам (Ватт/Кбайт)
Абсолютной цене (рублей за кэш)
Абсолютным энергозатратам (Ватт на кэш)
Что означает «когерентность» кэшей?
Синфазность их работы
Синхронность информации между L1 иL2.
Синхронность информации между кэшами разных процессоров
Синхронность информации между кэшем и основной памятью
Что означает политика обратной записи (Writeback) ?
Что записи располагаются в кэше в обратном порядке
Что процесс записи в кэш происходит в обратной последовательности
Что процессор процессор не ждёт записи данных в основную память
Что процессор процессор сначала записывает данные в основную память, а потом в кэш
Существует ли такой кэш, информация в который только считывается из основной памяти, но из него ничего не записывается в основную память? Если да, то какой именно.
Существует ли такой кэш, информация из которого только записывается в основную память, но в него ничего не считывается из основной памяти? Если да, то какой именно.
Вопросы для самопроверки.
Как Вы думаете, сколько битов информации нужно хранить для успешной работы алгоритма LRUуправляющегоn-канальным наборно-ассоциативным кэшем?
Какие варианты алгоритмов Псевдо-LRU(сокращающих число хранимых битов) Вы могли бы предложить.
1ВP6 именаMTRRрегистров упрощены: не имеют префиксаIA32, и внутри имени нет символов подчеркивания. Например, этот регистр называетсяMTRRcap, а регистрIA32_MTRR_DEF_TYPEназываетсяMTRRdefType.
2ИнструкциейWRMSRи только приCPL=0.