4.1.1. Буфер трансляции адресов (tlb)

Термин «Буфер трансляции адресов» является смысловым переводом термина «Translation Lookaside Buffers», буквальным переводом которого является «Буфер преломления взгляда трансляции». Поскольку, по смыслу TLB это таблица, то здесь и во всем документе, мы будем использовать понятие «Таблица TLB».

Как показано на рис. 4.3, процессор содержит две таблицы TLB: TLB инструкций (ITLB) и TLB данных (DTLB). Каждая TLB обслуживает соответствующие запросы трансляции при обращениях к памяти инструкций и данных (включая IA-32). Кроме того, TLB данных обслуживает запросы трансляции для RSE и VHPT обходчика. Далее, таблицы TLB делятся на две подсекции: регистры трансляции (TR – Translation Register) и кэш трансляции (TC –Translation Cache).

ITLB itr0 itr1 itr2 ITR itrn itc ITC

DTLB dtr0 dtr1 dtr2 DTR dtrn dtc DTC

Рис. 4.3. Организация TLB

В оставшейся части этого документа, термин TLB относится к объединению структур кэша трансляции и регистров трансляции для инструкций и данных.

Таблица TLB является локальным ресурсом процессора, инсталляция трансляции или сброс локального процессора не затрагивает TLB других процессоров. Глобальный сброс TLB обеспечивает сброс трансляций для всех процессоров микропроцессорной системы, внутри когерентных доменов.