4. Схема и принцип действия сумматора (полусумматора)

Основным решающим узлом вычислительной техники являются сумматоры (СМ), обеспечивающие арифметическое сложение кодов подаваемых на них двоичных чисел.

По устройству они бывают накапливающими (на триггерах) или комбинационными (на ЛЭ), параллельные или последовательные, с циклическим или сквозным переносом и т.д.

Однако, каким бы не было сложным математическое выражение, подлежащее расчёту, все вычисления в цифровой машине, в конечном счёте, сводятся к сложению чисел (операндов) в каком-либо из кодов, например, в обратном, модифицированном обратном, дополнительном или модифицированном дополнительном коде. Для замены всех математических операций над числами на сложение их кодов созданы и продолжают создаваться численные методы их реализации, отличающиеся друг от друга быстротой и точностью вычислений. Например, умножение двух чисел 1001 (десятичное 9) * 0101 (десятичное 5) может быть выполнено поочерёдными их сдвигами и сложением, при этом множимое заносится всеми разрядами параллельно в СМ, если выданный с выхода D код после сдвига множителя оказался «1», или не заносится, если – «0»: 1 0 0 1 (1 - заносится в СМ)

сдвиг множимого влево 1 0 0 1 (0 – не заносится в СМ)

сдвиг множимого влево + 1 0 0 1 (1 - заносится в СМ)

сдвиг множимого влево 1 0 0 1 (0 – не заносится в СМ)

0 1 0 1 1 0 1 (десятичное 45)

В настоящее время наиболее распространены комбинационные СМ, которые стоятся из одноразрядных сумматоров на 3 входа или на 2 входа (полусумматоры) и 2 выхода: S суммы в данном разряде и P- переноса в соседний старший разряд. Их УГО представлены на рис. 20. 5 а и б соответственно.

Входы в сумматор разрядов слагаемых обычно обозначаются начальными буквами алфавита (А_i, В_i и т.д.)

SM_i S_i

P_i

HS_i S_i

P_i

A

А

a) B б)

В

P_i-1

Рис. 20. 5. УГО одноразрядных комбинационных сумматоров

Структурная схема многоразрядного сумматора комбинационного типа приведена на рис. 20. 6.

Код суммы S₀ S₁ S_n

SM_n S_n

P_n

SM_i S₁

P₁

HS₀ S₀

P₀

Ввод А₀ А₁ А_n

Ввод В₀ В₁ В_n

Рис. 20. 6. Структурная схема многоразрядного сумматора на ЛЭ

Для понимания принципа построения функциональных схем одноразрядных сумматоров рассмотрим их работу по таблице истинности на примере полусумматора, приведённой в табл.2.

Таблица 2. Таблица истинности работы полусумматора

Вход А	Вход В	Выход S	Выход Р
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Анализ данных табл. 2 приводит к следующим выводам:

- для образования единицы переноса (Р) должна использоваться логическая схема совпадения – ЛЭ «И₁», дающая сигнал на выходе в случае равенства единице кодов обоих слагаемых;

- для получения суммы в данном разряде должен использоваться второй ЛЭ «И₂», на выходе S которой получается сигнал единицы тогда, когда одно из слагаемых равно единице (на выходе ЛЭ «ИЛИ» есть сигнал) и нет переноса ( на выходе ЛЭ «НЕ» есть сигнал). В других случаях сигналы на выходах S и P будут отсутствовать.

Поэтому функциональная схема полусумматора на логических элементах принимает вид, показанный на рис. 20. 7.

А

И₁

В

Р

НЕ

ИЛИ

И₂

S

Рис. 20. 7. Функциональная схема одноразрядного полусумматора