
MU_KP1_3494
.pdf
|
|
31 |
|
|
|
Описание микрокоманды |
|
|
Таблица 4.4 |
||
Описание МК |
Зона |
Поле |
Значение |
|
Примечание |
RGA := шина БПФ; |
БР |
ST |
001 |
|
Чтение ST |
MX |
010 |
|
Шина БПФ ÆRGA |
||
RGB:=ST |
|
|
|||
БМУ |
УСА |
010 |
|
CONT |
|
|
|
Примечание. В данном курсовом проекте разрабатываются структура микрокоманды и описание полей микрокоманды. Микропрограмма разрабатывается в рамках лабораторной работы на микропрограммном эмуляторе MICRO по заданию преподавателя.
5. МОДЕЛИРОВАНИЕ ОПЕРАЦИЙ
Моделирование имеет целью проверку правильности алгоритма операции и его окончательную отладку. По указанию преподавателя программа моделирования составляется на языке ПАСКАЛЬ, или может быть задано моделирование алгоритма на модели микропрограммируемого процессора (MICRO).
На языке высокого уровня (ПАСКАЛЬ) модель включает в себя статическую, динамическую и интерфейсную части. Статическая часть содержит описание основных компонент процессора - памяти, регистрового стека, других регистров процессора, отдельных триггеров, возможно, некоторых комбинационных элементов. Отдельные регистры моделируются двоичными переменными целого типа соответствующей разрядности. Если регистры содержат несколько полей (субрегистров), например знак, мантиссу и порядок, должна быть обеспечена возможность обращения к каждому полю в отдельности и к регистру в целом. Для этого регистр может быть представлен в виде структуры. Память и стек моделируются массивами двоичных переменных или структур. Если память состоит из нескольких банков, это должно найти отражение в модели. Динамическая часть включает в себя операторы, выполняющие манипуляции над словами памяти и регистрами, в соответствии с ГСА операции. Интерфейсная часть включает в себя средства ввода исходных данных с клавиатуры или из специально созданного файла и средства отображения промежуточного состояния процессора и окончательных результатов операций на экране и на листинге.
При отладке должны быть «прокручены» различные варианты исходных данных для полной проверки алгоритма. Например, для операции FBLD проверяются варианты преобразования нулевого и ненулевого значений, свободной и занятой вершин стека, замаскированного и незамаскированного случаев недействительной операции.
32
При моделировании операции на микропрограммируемом процессоре рекомендуются следующие этапы:
1)постановка задачи;
2)разработка схемы алгоритма;
3)распределение регистров;
4)разработка микропрограммы заданного алгоритма (с комментариями);
5)отладка микропрограммы:
исходные данные и протокол изменения состояния основных элементов модели, выводимых на экран в режиме «МИКРОКОМАНДА» (трасса);
другие исходные данные и результаты работы микропрограммы в режиме «АВТОМАТ». Проверка вручную правильности полученных результатов.
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
1.Григорьев В.Л. Микропроцессор i486. Архитектура и программирование (в четырех книгах). М.: ГРАНАЛ, 1993. 382 с.
2.Григорьев В.Л. Архитектура и программирование арифметического сопроцессора. М: Энергоатомиздат, 1991.
3.Злобин В.К., Григорьев В.Л. Программирование арифметических операций в микропроцессорах: Учеб. пособие для технических вузов. М: Высш. шк. 1991. – 303 с.
4.Угрюмов Е.П. Проектирование элементов и узлов ЭВМ. М: Высш.
шк., 1987.
5.Исследование микропрограммируемого процессора : Методические указания к лабораторным работам / Рязан. гос. радиотехн. акад.; Сост.: В.Л. Волковыский, С.И. Елесина, М.Б. Никифоров. Рязань, 2001. 40 с.
ОГЛАВЛЕНИЕ |
|
|
Введение …………………………………………………………………. |
1 |
|
1. |
Форматы данных и специальные случаи ………………………… |
1 |
2. |
Архитектура процессора…………………………………………… |
3 |
3. |
Внутренняя архитектура процессора……………………………… |
10 |
4.Микропрограммное обеспечение …………………………………. 29
5.Моделирование операций …………………………………………. 31