КЛЕВО_FPGA

12 Дополнение

зисторов различных типов, расположенные вне диагонали табл. Д.3.1. Исследование таких сочетаний возможно, если транзисторы будут совместимы технологически и совместимы по уровням напряжений и токов. Некоторые из подобных сочетаний технологически не це­ лесообразны в рамках ограничений транзисторной планарной крем­ ниевой технологии, но могут оказаться эффективными, например, при реализации по технологии «кремний на диэлектрике» или в виде «трехмерных» структур. Каждая из разновидностей вентиля CMOSlike имеет несколько структурно-технологических вариантов вопло­ щения. Например, вентиль CJFET может быть воплощен в виде тра­ диционной планарной струх^туры, включающей транзисторы с гори­ зонтальными или вертикальными каналами. Но такой вариант во­ площения СJFET будет иметь низкую плотность компоновки и низ­ кое быстродействие. С использованием структуры типа SOI (крем­ ний на изоляторе) вентиль СJFET типа становится компактным, по плотности компоновки не уступающим классическому CMOS вен­ тилю, а по технологичности и быстродействию превосходящим его. Структуры SOI варианта CJFET логики иллюстрируются схемати­ ческими разрезами и топологией приведенными на рис. Д.3.5.

Р и с . д . 3 . 5 . Структура SOI CJFET: а) разрез структуры; б) топология.

Очевидным достоинством данного варианта вентиля CJFET по сравнению с классическим CMOS вентилем является технологиче­ ская простота. В структуре JFET-транзистора отсутствует один важный конструктивный элемент, без которого невозможен MOS транзистор с изолированным затвором. Этим конструктивным эле-

Д.З. Организация и энергетика цифровых схем без отношения

ментом является тонкий подзатворныи диэлектрик, формирование которого является самой прецизионной и сложной технологической операцией во всем технологическом маршруте изготовления. Толш;и- на подзатворного диэлектрика составляет величину порядка единиц нанометров (до 3 атомных слоев). На рис. Д.3.6. приведен другой вариант CJFET вентиля, в котором используются разновидности JFET транзисторов, так называемые, SIT-транзисторы (транзисто­ ры со статической индукцией). Достоинством данного варианта воплош;ения CJFET логики является, то что длинна канала в исполь­ зуемых в ней транзисторов не определяется разрешаюш;ей способ­ ностью фотолитографии и ,следовательно, транзисторы с меньшей длинной канала, а поэтому и с большим быстродействием могут быть реализованы с помощью более дешевого фотолитографическо­ го оборудования. Недостатком данного варианта являются плохая технологичность по другим операциям технологического процесса.

ШШШШШ/,

а)

Edd

б)

Рис. Д.3.6. Комплементарный вентиль на SIT-транзисторах: а - схемати­ ческий разрез структуры; б - схемное изображение.

На рис. Д.З.7 приведена иллюстрация еще одного варианта ре­ ализации SOI CJFET вентиля, в котором как и в предыдущем ва­ рианте используются транзисторы с вертикальным каналом, длина которого не зависит от разрешающей возможности литографии. Но в отличие от него транзисторы имеют планарную конструкцию, что гораздо проще в технологической реализации.

I 14 Дополнение

Д.3.2. Энергетика производства информации

Анализ энергетики удобно провести на примере базового логиче­ ского вентиля, описанного в разделе Д.3.1.

Вых

Si02

Р и с . д . 3 . 7 . Схематический разрез комплементарного вентиля SOI CJFET на транзисторах с вертикальным каналом.

Когда на ходе инвертора имеет место напряжение логического «О», то р-канальный MOS транзистор открыт и от источника пи­ тания протекает ток Idd^ заряжающий нагрузочную емкость Сн- В этом переходном процессе (отрезок времени ^ю на рис. Д.2.2) ин­ вертор описывается эквивалентной схемой 3.2.а, из которой вид­ но, что ток заряда протекает через сопротивление i?2 открыто­ го р-канального транзистора. При этом от источника питания по­ требляется энергия со скоростью, определяемой выражением:

Величина Р^^ определяет скорость потребления энергии Ж^~^ при производстве логической «1». По истечении промежутка вре­ мени ^10 нагрузочная емкость зарядится до напряжения Edd • Это время приближенно определяется выражением:

За это время в нагрузочной емкости будет запасена энергия, равная Wc^ определяемая выражением:

1

Wc = ^Сн • Eja (Д.3.3) 2*

Д.З. Организация и энергетика цифровых схем без отношения

при заряде нагрузочной емкости средняя величина тока будет опре­ деляться выражением:

Следовательно, за время заряда нагрузочной емкости от источ­ ника питания была отобрана энергия, определяемая формулой:

^01

Из закона сохранения энергии таким образом вытекает, что при производстве информации из-за протекания через i?2 тока при за­ ряде Сн в тепло превратилась энергия, определяемая выражением:

Важно отметить, что величина термализованной энергии не за­ висит от величины сопротивления открытого р-канального транзи­ стора.

В стационарном состоянии, соответствующем логической «1», на выходе (промежуток времени ti) выходная емкость разряжается через сопротивление утечки Rymi п-канального MOS-транзистора и подзаряжается через сопротивление i?2 открытого р-канального транзистора. Поскольку i?2 <^ Rymi •, то изменение выходного напря­ жения не происходит, оно остается практически равным Edd- В дан­ ном стационарном состоянии, строго говоря, от источника питания потребляется энергия, поскольку через сопротивление утечки Rymi протекает ток 1ут-

Этот ток имеет малую величину порядка (1-2) нА. Но при боль­ шом количестве элементов на кристалле общая мощность определя­ ется выражением:

1

где: N — количество элементов на кристалле может составить ве­ личину, которой нельзя пренебречь.

При изменении напряжения на выходе схемы закрывается р-ка- нальный MOS транзистор, открывается п-канальный MOS транзи­ стор и происходит разряд нагрузочной емкости через сопротивле­ ние канала Ri п-канального MOS транзистора. В процессе разряда емкости запасенная в ней энергия, определяемая выражением (Д.3.3) полностью термолизуется на сопротивлении Ri и других паразит­ ных резистивностях схемы. Эквивалентная схема вентиля в данном

I 16 Дополнение

стационарном состоянии приведена на рис. Д.3.2 б. Из схемы видно, что нагрузочная емкость находится в разряженном состоянии по­ скольку Ri <S Rym2' При этом имеет место потребление энергии за счет тока утечки через закрытый р-канальный MOS транзистор.

Д.3.3. Мощностные характеристики

Важнейшим параметром, характеризующим энергетику цифровых систем, является скорость потребления энергии от источника пита­ ния. J\RR всех проходных вентилей, за исключением логических вен­ тилей без отношения статического типа этот параметр (моп1;ность) определяется выражением:

В этом выражении содержится четыре компоненты, соответствуюп];ие различным интервалам времени при работе вентиля при периодическом входном сигнале.

Динамическая компонента Рд определяется следуюш;им выраже­ нием:

Рд = а-Сн- ЕУ (Д.3.8)

где / — частота входного сигнала; а — фактор переключательной активности.

Компонента Рск.т обусловлена протеканием, так называемого, сквозного тока 1ск во время переходных процессов при переключе­ нии вентиля. В течение коротких промежутков времени, когда от­ крыты оба транзистора, между шиной питания и общей шиной име­ ет место гальваническая цепь, по которой протекает сквозной ток. Этот ток обуславливает потребление энергии от источника питания со скоростью, определяемой выражением:

среднее значение 1ск определяется выражением:

где /3 = /3nWn = PpWp^ Vt = Vtn = \Vtp\ — пороговое напряжение транзисторов.

Д.З. Организация и энергетика цифровых схем без отношения

Соответственно, рассматриваемая компонента мощности будет определяться выражением:

Компонента мощности Ру^^ обусловлена двумя типами токов утеч­ ки: током утечки обратносмещенного перехода сток-подложка и подпороговыми токами через канал закрытого транзистора. Ток утечки обратносмещенного перехода определяется выражением:

где Is — ток насыщения р-п перехода, т — коэффициент неиде­ альности, ^т — ^- Удельное значение тока Is составляет величину (1 -f 5) • 10-12А-СМ-2 (при t - 25° С).

Так называемые подпороговые токи 1си протекают между исто­ ком и стоком транзистора при напряжениях между затвором и сто­ ком меньших пороговых. Величина подпороговых токов определя­

где к — эмпипирический коэффициент, величина которого опреде­ ляется технологией; п — 1 -\—^, где tcx — толщина подзатворного диэлектрика, D — ширина обедненной области канала, О. — отно­ шение диэлектрических постоянных кремния и двуокиси кремния.

Статическая компонента Рст мощности отсутствует в классиче­ ских КМОП схемах логических вентилей статического типа. Одна­ ко, существуют разновидности КМОП вентилей, в которых имеет место потребление энергии от источника питания даже в стацио­ нарных состояниях. К таким разновидностям относится, так назы­ ваемая псевдоКМОЗ логика и логика на NMOS проходных транзи­ сторах.

Из всех компонентов мощности, входящих в выражение (Д.3.7), наибольшей является динамическая компонента в случае, когда ве­ личина фактора переключательной активности а приближается к единице. Величина а зависит от типа цифрового устройства и си­ стемной организации СБИС, в которой используются КМОП вен­ тили. Есть такие типы систем, в которых одновременно в процессе переключения находится большинство вентилей. К таки системам

Дополнение

относятся, например, микропроцессорные системы. J\RR обеих си­ стем а ^ 1. И, наоборот, в запоминающих устройствах одновремен­ но в процессе переключения находится лишь небольшая (~ 10-^ 100) элементов из нескольких миллионов. Д^ля этих систем а —> 0.

Как видно из выражения (Д.3.8), с увеличением частоты мош;- ность увеличивается линейно, поэтому схемы без отношения теря­ ют свое основное преимуш;ество при достаточно высоких частотах даже по сравнению с ЭСЛ и ТТЛ (см.раздел 5.5, рис. 5.13) В цифро­ вых схемах, которые большую часть времени находятся в ждуш;ем режиме се —> О и, следовательно, динамическая составляюш;ая умень­ шается, но при большой степени интеграции {N = 10^-10^) начина­ ет превалировать компонента Рут- Эта ситуация усугубляется при уменьшении размеров транзисторов.

Динамическая компонента имеет сильную (квадратичную) за­ висимость от напряжения питания. Поэтому радикального умень­ шения моп1;ности можно добиться путем уменьшения напряжения питания.

ДА. Схемотехнические и энергетические характеристики логических схем с отношением

По определению логическими схемами с отношением считают схе­ мы, в которых напряжение [/«о» зависит от соотношения сопроти­ влений переключательного и нагрузочного элементов в открытом состоянии.

В схемах с отношением уровень логического U«o» формируется за счет падения напряжения, создаваемого рабочим током на со­ противлении электронного переключателя в открытом состоянии (рис. Д.4.1). При этом отношение сопротивления переключателя R ^ K к нагрузочному сопротивлению RH ДОЛЖНО быть возможно мень­ шим. Величина U«o» -^ О при R^^J^/RH -^ 0. Уровень логической еди­ ницы и«1» формируется за счет заряда нагрузочной емкости через сопротивление RH ИЛИ за счет падения напряжения, создаваемого входяш;им током нагрузки 1вх на сопротивление нагрузки RBXПер­ вый случай реализуется в вентилях, в которых используются пе­ реключатели, управляемые напряжения. В таких переключателях входной ток 1вх = 0. К таким переключателям относят полевые транзисторы с изолированным затвором и индуцируемым каналом (MOS-транзисторы) и полевые транзисторы с управляемым перехо-

д.4' Схемотехнические и энергетические характеристики I 19

дом (р-п переходом или диодом Шоттки) ПТУП нормально откры­ того типа.

Рис. Д.4.1. Резистивно-ключевые схемы вентиля с отношением.

Второй случай реализуется в вентилях, в которых используется переключатели, управляемые током. К таким переключателям отно­ сят биполярные транзисторы, полевые транзисторы с управляющим переходом нормально закрытого типа.

Рис. Д.4.2. Классификационная диаграмма вентелей с отношением.

Д.4.1. Классификация базовых вентилей с отношением

Вкачестве первого классификационного признака вентилей с от­ ношением в соответствии со сказанным выше принимается вид пе­ реключательного элемента. По этому признаку сформированы два

20 Дополнение

класса базовых вентилей с отношением на классификационной диа­ грамме, приведенной на рис. Д.4.2.

В пределах первого класса можно выделить три вида логических схем, отличающихся переключательными элементами и конфигура­ цией схем.

Два из трех видов этих вентилей (виды 1.1 и 1.2) относятся к схемам с непосредственными связями и с источником питания од­ ной полярности. Структурная схема базовых элементов с непосред­ ственными связями приведена на рис. Д.4.3. Необходимым условием реализации таких связей в логических схемах является одинаковая полярность входного и выходного напряжений переключательного элемента.

нэ

-о

Вых.

пэ

Вх. X

Р и с . д . 4 . 3 . Структурные схемы базовых логических элементов с непосред­ ственными связями.

Различия в свойствах базовых элементов, построенных на раз­ личных полупроводниковых приборах нормально закрытого типа (БТ, ПТУП, МОП и др.), обуславливаются различиями в характере зависимостей их входных и выходных токов от соответствующих напряжений. Необходимым условием пригодности прибора для по­ строения инвертора в соответствии с рис. Д.4.3 является нормально закрытый вид его выходных ВАХ. В морфологической табл. Д.4.1 сведены некоторые разновидности базовых элементов транзистор­ ной логики с непосредственными связями. Одинаковая полярность и одинаковый порядок величин входных и выходных напряжений позволяют использовать для построения схем с непосредственными связями и одним источником питания ВТ и различные виды нор­ мально закрытых ПТ. Третий вид 1.3 относится к так называемым схемам с входной логикой, обобщенная структурная схема которых приведена на рис. Д.4.4. Так как входная цепь МОП-транзистора не

потребляет тока (управление напряжением), то использование тран­ зистора в схемах с непосредственными связями дает дополнитель­ ные схемотехнические преимущества по сравнению с другими при­ борами. В частности, поэтому схемы с непосредственными связями на МДП-транзисторах с индуцированным каналом нашли наиболее широкое применение в интегральных микросхемах.

~ Е

^ D D

нэ

Вых

Рис . Д.4.4. Обобщенная структурная схема базового логического элемента с входной логикой.

Д.4.2. Основные схемотехнические и структурно-топологические типы

Идеальной с точки зрения схемотехнической организации является цифровая схема, в которой переключательные элементы смежных каскадов соединены непосредственно, без дополнительных элемен­ тов. Такой подход к схемотехнической организации и технологиче­ ская совместимость нагрузочного и переключательного элементов обусловливает простоту конструкции базового логического вентиля и высокую плотность компановки.

Базовые элементы на биполярных транзисторах. Осно­ вой таких схем является инвертор, приведенный в табл. Д.4.1 (по­ зиция 1.1). Типичное соединение базовых инверторов показано на рис. Д.4.5. В большинстве цифровых интегральных микросхемах ис­ пользуют параллельное соединение БТ в отличие от схем на ПТУП, ПТШ и МОП-транзисторах, в которых осуществляют также по­ следовательное и последовательно-параллельное соединения. Парал­ лельное соединение переключательных БТ представляет собой схе­ му ИЛИ-НЕ.