Побайтовое обнаружение ошибки

На рис. 11 показаны семь блоков выходной информации кодера рис. 10, причем последний бит в каждом байтовом блоке является кодом четности (то есть матрица входной информации 7x7, при этом 8 столбец – состоит из битов контроля четности). При наличии одиночной ошибки в любом из 7-ми блоков, включая и ошибку в коде четности (8 столбец), нарушается правило формирования кода четности, на основании чего и обнаруживается ошибка (например, в строке 4, если в 8 столбце появляется 1, то это свидетельствует о том, что в строке 4 один из символов ошибочен, но какой – на это матрица рис. 11 ответа не дает). Итак, ошибка локализуется лишь с точностью до байта, а потому не может быть исправлена, ибо неизвестно, какой именно бит в байте ошибочен. Тем более, если ошибка воз никла среди 7 символов байта и в 8 символе. Таким образом, контроль четности по строкам не дает возможности найти ошибку конкретного бита в матрице, но позволяет обнаружить одиночные ошибки в байтах.

Побайтовое обнаружение и исправление ошибки в блочном кодере

Рассмотрим рис. 12, на котором помимо контроля четности по строкам для всей приведенной информации рис. 11 введен еще контроль четности по столбцам (нижняя 8-я строка).

Рисунок 12 – Побайтовое обнаружение и исправление одиночной ошибки в блочном кодере

При наличии одиночной ошибки в этой 8x8 = 64-битовой матрице можно указать не только строку, содержащую ошибку, но и столбец с ошибкой, а значит – ошибочный бит, лежащий на пересечении строки и столбца (например, если обнаружена ошибка в 4 строке (1 в 8 столбце), 8-байтовой последовательности, а также в 4-ом столбце (1 в 8 строке), то, таким образом, обнаружен ошибочный бит в 4 строке 4-го столбца матрицы).

Итак, если обнаружен ошибочный бит, то он может быть элементарно исправлен: если в данном примере – 4 строка – 4 столбца – ошибка – 0, то вместо него ставится 1 (или наоборот).

Таким образом, матрица рис. 12 позволяет, при ее реализации в виде систематических байтовых кодеров [рис. 12 – ] обнаружить и исправить одиночные ошибки. Однако, кратные ошибки этой схемой исправить невозможно. Для коррекции кратных ошибок применяются более совершенные и сложные схемы блочных кодеров.

3.3.2 Сверточное кодирование

На рис. 13 показана схема сверточного кодера (4, 2, 5), где , , , .

При сверточном кодировании величина последовательных символов (в данной схеме ) входной информационной последовательности по бит в каждом символе участвует в образовании -битовых символов выходной последовательности при , причем на каждый символ входной последовательности приходится по одному символу выходной последовательности.

Рисунок 13 – Схема сверточного кодера (4, 2, 5)

Каждый бит выходной последовательности получается как результат суммирования по модулю 2 (от двух до бит, то есть от 2 до 5x2 = 10 бит) входных символов, для чего используется сумматоров по модулю 2.

Итак, для данной схемы рис. 13 – сверточного кодера типа , где параметры кодера: – число сумматоров по модулю 2, число бит выходной последовательности: ; к – число бит в каждом символе входной информационной последовательности: ; К – число символов входной информационной последовательности или длина ограничения.

Параметр определяет длину сдвигового регистра (в символах), содержимое которого участвует в формировании одного выходного символа (сдвиговый регистр на 5 символов), вид кодера запишется (4, 2, 5) = , при скорости кодирования . Следует отметить, что после того, как очередной выходной символ сформирован (например, на рис. 13 сформирован первый битовый символ), входная последовательность из состояния , , , , сдвигается на один символ вправо, то есть вместо имеем , вместо имеем , вместо имеем , вместо имеем и в результате чего символ выходит за пределы регистра.

Символы 2...5 далее перемещаются вправо, каждый на место соседнего, в результате чего по каждому шагу смещения символов входной информационной последовательности формируется новый выходной -битовый символ, то есть в данном случае 10-битовая входная информационная последовательность «сворачивается» в 4-битовую выходную последовательность, а из 5 входных символов (по 2 бита в каждом) формируется один выходной -битовый символ.

Если число бит в символах сдвигового регистра входной информационной последовательности , то есть символы однобитовые (а не двухбитовые, как на рис. 13), то такой сверточный кодер называется двоичным.

На рис. 14 показана в качестве примера возможная схема двоичного сверточного кодера (4, 1, 5).

Завершая рассмотрение основных принципов сверточного кодирования, необходимо отметить, что название сверточного кода обязано тому, что он может рассматриваться как свертка импульсной характеристики кодера и входной информационной последовательности.

Рисунок 14 – Схема двоичного сверточного кодера (4, 1, 5)