00 Проектирование цифровых устройств

21

Рис.1.10. Карты десятичных эквивалентов кода Грея (а) и двоичного кода (б)

Таблица перевода пятиразрядного кода Грея в двоичный код и обратно

22

Преобразователь кода Грея в двоичный код (или обратно) представляет собой «черный ящик» с пятью входами и пятью выходами. Сигналы на входах – аргументы, а на выходах – функции. Синтез функций и их минимизация выполняется с помощью диаграмм Вейча. На рисунке 1.11 представлены диаграммы Вейча для трех выходов преобразователя.

23

Рис.1.11. Диаграммы Вейча для трех выходных переменных преобразователя пятиразрядного кода Грея в двоичный код

Приведем в качестве примера результаты синтеза этих функций. Заметим, что выражение функций в дизъюнктивной форме в данной задаче имеет громоздкий вид, а применение операции «Исключающее ИЛИ» позволяет получить компактные формулы.

y0 x0 x1 x0 x1 x4 x2 x3 x4 x2 x3x0 x1 x0 x1 x4 x2 x3 x4 x2 x3

x0 x1 x2 x3 x4 x0 x1 x2 x3 x4

x0 x1 x2 x3 x4.

y1 x1 x4 x2 x3 x4 x2 x3x1 x4 x2 x3 x4 x2 x3

x1 x2 x3 x4 x1 x2 x3 x4

x1 x2 x3 x4.

y2 x4 x2 x3 x4 x2 x3 x2 x3 x4.

25

Результаты синтеза показывют, что для всех выходов

На рисунке 1.14 приведена схема восьмиразрядного преобразователя.

Рис.1.14. Схема преобразователя двоичного кода в код Грея

1.3. Арифметические сумматоры и вычитатели

1.3.1. Суммирование двоично-десятичных чисел

Суммирование двоично-десятичных чисел можно производить по правилам обычной двоичной арифметики, а затем производить двоично-десятичную коррекцию. Двоично-десятичная коррекция заключается в проверке каждой тетрады на допустимые коды. Если в какой либо тетраде обнаруживается запрещенная комбинация, то это говорит о переполнении. В этом случае необходимо произвести двоично-десятичную коррекцию. Двоично-десятичная коррекция заключается в дополнительном суммировании числа шесть (число запрещенных комбинаций) с тетрадой, в которой произошло переполнение или произошёл перенос в старшую тетраду. Приведём два примера:

26

На рисунке 1.15 изображена схема одной декады сумматора двоично-десятичных чисел, выполненного на интегральных четырехразрядных двоичных сумматорах DD1 и DD3 и компараторе

DD2.

==

< <

Рис. 1.15. Сумматор двоично-десятичных чисел

Операцию сложения выполняет сумматор DD1. При сумме большей или равной десяти на выходе микросхемы DD2, которая является схемой сравнения двоичных чисел, формируется сигнал переноса Р10. На второй вход (B0…B3) микросхемы DD2 подается двоичный эквивалент числа 9 (1001). Сумматор DD3 осуществляет десятичную коррекцию результата суммирования. При отсутствии сигнала переноса на выходе микросхемы DD3 повторяется код числа, который был на выходе DD1, поскольку на входы В поданы лог. 0. При наличии сигнала переноса Р10 = 1 на входах В1 и В2 устанавливается логическая 1, что соответствует коду числа 6. Допустим, складываются числа А = 8 и В = 4. На выходе сумматора DD1 появляется код числа 12 (8 + 4 = 12). На выходе DD2 формируется сигнал переноса, сумматор DD3 выполняет операцию

27

12 + 6 = 18. Числу 18 соответствует код 10010. На выходах S сумматора DD3 устанавливается код 0010 (собственный перенос микросхемы DD3 не учитывается). Поскольку выход Р10 соответствует числу 10, на выходах сумматора DD3 число 2 (0010), то в результате получается число 12.

1.3.2. Устройство вычитания в двоично-десятичном коде

Рассмотрим специализированное устройство, предназначенное для вычитания в двоично-десятичном коде. Операция вычитания реализуется достаточно своеобразно в зависимости от того, какие знаки имеют операнды. Если и уменьшаемое и вычитаемое одного знака, то к тетрадам числа с большим модулем прибавляются дополнительные до девяти коды тетрад другого числа. Дополнительный код тетрады получают так: к обратному коду тетрады прибавляют число 1010 = 10102. Тем самым вычитают лишнюю шестерку 610 = 01102, которая содержится в инверсном коде тетрады. При этом переносы между тетрадами блокируются. После операции суммирования осуществляется корректировка суммы. В качестве знака результата берется знак операндов.

Покажем этот алгоритм на примерах.

Первый пример. Нужно из 245 вычесть 187. Код уменьшаемого 0010 0100 0101, прямой код вычитаемого 0001 1000 0111. Так как модуль вычитаемого меньше, чем модуль уменьшаемого, каждую тетраду вычитаемого заменяем дополнительным кодом:

и выполняем сложение:

28

Модуль суммы равен 58, знак суммы положительный.

Второй пример. Необходимо из минус 145 вычесть минус 192. В результате должно получиться отрицательное число минус 47. Преобразуем модуль уменьшаемого 145 в дополнение к 999, получим

854:

Модуль разности равен 47, разность операндов имеет отрицательный знак, т. е. минус 47.

Если уменьшаемое и вычитаемое имеют разные знаки, то модули операндов суммируются по правилам сложения двоичнодесятичных чисел, включая при необходимости десятичную коррекцию модуля суммы. Знак разности совпадает со знаком операнда, имеющего больший модуль.

На рисунке 1.16 приведен фрамент схемы вычитателя двоичнодесятичные чисел для одного десятичного разряда. Для реализации устройства необходимы компараторы, коммутаторы, сумматоры и логическая схема для управления процессами передачи и преобразования операндов.

30

Интегральная схема DD4 типа 555АП4 содержит два четырехразрядных шинных драйвера. В первом драйвере режим

передачи сигналов на выход устанавливается при OE = 0. В случае

OE = 1 выходные каскады переходят в состояние высокого импеданса (Roff). Во втором драйвере передача данных на выход происходит при OE = 1. При OE = 0 выход переходит в состояние высокого импеданса.

Рис. 1.17. Интегральные схемы шинных драйверов

Компаратор DD2 определяет, какой из операндов – уменьшаемое число a3a2a1a0 или вычитаемое b3b2b1b0 – меньше. Меньшее из этих чисел поступает через инвертирующий шинный драйвер DD1 на сумматор DD3, который прибавляет к обратному коду декады число 1010(2) = 10(10), формируя дополнительный до девяти код десятичной цифры. Большее число проходит через неинвертирующий драйвер DD4 на сумматор DD5 для сложения с дополнительным кодом меньшего числа. Если полученная на выходе DD5 сумма превышает число девять, по сигналу из компаратора DD7 осуществляется ее десятичная коррекция путем сложения в сумматоре DD6 с числом 0110(2) = 6(10). Сигнал переноса из сумматора DD6 старшей декады приходит на вход переноса младшей декады, прибавляя единицу, и тем самым формируется окончательное