Задачи по курсу АСЗВС
.docx
Задачи по курсу АСЗВС
Построить одноразрядный вычитатель на сдвоенном мультиплексоре 41, определив разность двоичных чисел и заем из старшего разряда. Комбинационная схема представлена в базисе Б4: ( , &, 1).
+
Построить одноразрядный сумматор на сдвоенном мультиплексоре 41, определив сумму двоичных чисел и перенос в старший разряд. Комбинационная схема представлена в базисе Б4: ( ∞ , &, 0).
Синтез комбинационной схемы 3-разрядной схемы инкрементора/декрементора. Логический базис И-НЕ. Из функционального назначения схемы следует, что при Y=0 между значением разряда ai входного слова А и переносом в этот разряд qi=ci должна выполняться операция сложения, а при Y=1 между разрядом ai и заёмом qi=bi – вычитания.
Построить преобразователь кода из прямого в обратный. КСх в базисе Б4
( , &, “1”).
+
Построить преобразователь кода из прямого в дополнительный. КСх в базисе
Б4 ( , &, “1”).
+
Реализовать логическую функцию F= CDE v CD на мультиплексорах из 2 в 1 и из 4 в 1. КСх в базисе Б3: (ИЛИ - НЕ).
Построить преобразователь кода из кода 8-4-2-1 в коде Грея.
Код Грея – переход к следующему, ниже расположенному числу изменяется только на одну цифру.
КСх в базисе Б: 3 И – 2 ИЛИ – НЕ
3 И - 3 ИЛИ – НЕ
Синтезировать трёзразрядный сумматор КСх в базисе Б3: ИЛИ – НЕ трёхвходовые. Минимизация: карты Карно.
Синтезировать трёзразрядный вичитатель. КСх в базисе Б1: И, ИЛИ, НЕ двухвходовые. Минимизация: карты Карно.
Синтезировать преобразовать кода 7-4-2-1 преобразовать в код 5-4-2-1.
КСх в базисе Б: 3 И – 3 ИЛИ – НЕ, И – НЕ
Синтезировать преобразователь кода 8-4-2-1 с избытком 3 в код 7-4-2-1.
Синтезировать преобразователь кода 4-2-2-1 в код 2-4-2-1.
КСх в базисе Б4 ( , &, “1”).
+
Синтезировать логическую схему трёхвходового мажоритарного элемента. Состояние выхода, которого соответствует состоянию большинства входов.
КСх в базисе Б4 ( , &, “1”).
+
Синтез Шифратора по таблице истинности.
1 2 3 4 5 6 7 8 9 D C B A
* * * * * * * * 0 0 1 1 0
* * * * * * * 0 1 0 1 1 1
* * * * * * 0 1 1 1 0 0 0
* * * * * 0 1 1 1 1 0 0 1
* * * * 0 1 1 1 1 1 0 1 0
* * * 0 1 1 1 1 1 1 0 1 1
* * 0 1 1 1 1 1 1 1 1 0 0
* 0 1 1 1 1 1 1 1 1 1 0 1
0 1 1 1 1 1 1 1 1 1 1 1 0
Входы Выходы
Синтез Дешифратора, преобразующего код 8-4-2-1 в семисегментный.
D C B A a b c d e f g
0 0 0 0 1 1 1 1 1 1 0
0 0 0 1 0 1 1 0 0 0 0
0 0 1 0 1 1 0 1 1 0 1
0 0 1 1 1 1 1 1 0 0 1
0 1 0 0 0 1 1 0 0 1 1
0 1 0 1 1 0 1 1 0 1 1
0 1 1 0 1 0 1 1 1 1 1
0 1 1 1 1 1 1 0 0 0 0
1 0 0 0 1 1 1 1 1 1 1
1 0 0 1 1 1 1 1 0 1 1
входы выходы
a
f b
g
e c
d
Реализовать логическую функцию F= AB v E на мультиплексорах из 2 в 1 и из 4 в 1.
Схема сравнения. Синтез компаратора с параллельным сравнением на 2 разряда. КСх в базисе Б2: (И - НЕ).
Схема сравнения. Синтез компаратора с последовательным сравнением на 4разряда.
КСх в базисе Б3: (ИЛИ - НЕ).
Спроектировать на четырёхвходовых элементах ИЛИ – НЕ логическую схему шифратора, обеспечивающий ввод десятичных чисел 0…..9 в коде с избытком 3.
Спроектировать на четырёхвходовых элементах ИЛИ – НЕ логическую схему шифратора, обеспечивающий ввод десятичных чисел 0…..9 в коде (2-4-2-1).
Реализовать логическую функцию F= CDE v CD v CDF на мультиплексорах из из 4 в 1. КСх в базисе Б3: (ИЛИ - НЕ).
Спроектировать на четырёхвходовых элементах ИЛИ – НЕ логическую схему шифратора, обеспечивающий ввод десятичных чисел 0…..9 в коде Грея.
Реализовать логическую функцию F= ABC v BC v BCA на мультиплексорах из 4 в 1. КСх в базисе Б2: (И - НЕ).
Спроектировать на четырёхвходовых элементах И – НЕ логическую схему шифратора, обеспечивающий ввод десятичных чисел 0…..9 в код 5-4-2-1.
Спроектировать на двухвходовых элементах И – НЕ логическую схему шифратора, обеспечивающий ввод десятичных чисел 0…..9 в двоичный код
8-4-2-1 с избытком 3.
Синтез Дешифратора, преобразующего код Грея в семисегментный.
D C B A a b c d e f g
0 0 0 0 1 1 1 1 1 1 0
0 0 0 1 0 1 1 0 0 0 0
0 0 1 1 1 1 0 1 1 0 1
0 0 1 0 1 1 1 1 0 0 1
0 1 1 0 0 1 1 0 0 1 1
0 1 1 1 1 0 1 1 0 1 1
0 1 0 1 1 0 1 1 1 1 1
0 1 0 0 1 1 1 0 0 0 0
1 1 0 0 1 1 1 1 1 1 1
1 1 0 1 1 1 1 1 0 1 1
входы выходы
a
f b
g
e c
d
базис ИЛИ-НЕ
Реализовать логическую функцию F= TBW v TB v TBF на мультиплексорах
из 4 в 1. КСх в базисе Б2: (И - НЕ).
Синтез комбинационной схемы 3-разрядной схемы инкрементора/декрементора. Логический базис ИЛИ-НЕ. Из функционального назначения схемы следует, что при Y=0 между значением разряда ai входного слова А и переносом в этот разряд qi=ci должна выполняться операция сложения, а при Y=1 между разрядом ai и заёмом qi=bi – вычитания.
Схема сравнения. Синтез компаратора с последовательным сравнением на 4 разряда. КСх в базисе Б3: (ИЛИ - НЕ).
Синтезировать преобразователь двоичного кода из последовательного в параллельный. Реализовать входную логическую функцию Х= 11000101 на выходе демультиплексора, определив количество управляющих и выходных сигналов демультиплексора.