Лабораторная работа № 11. Исследование логических элементов и импульсных схем

Цель работы:исследование логических элементов, триггеров и счетчиков импульсов, выполненных на основе 155-серии цифровых интегральных микросхем.

Краткие теоретические сведения

К цифровым интегральным микросхемам относятся устройства, с помощью которых преобразуются и обрабатываются сигналы, выраженные в двоичном или другом цифровом коде. Используемые при этом сигналы близки по форме к прямоугольным и имеют два фиксированных уровня напряжения. Уровню низкого напряжения обычно приписывается символ «0», уровню высокого напряжения – «1».

Основой цифровых микросхем является логический элемент, предназначенный для преобразования входных сигналов в выходные по определенному закону, причем те и другие принимают только значения «0» и «1». Обозначим входные сигналы «Х», а выходные – «Y», получим логическую функциюY=F(X). Логическая функция записывается в виде математических символов или таблиц.

Основными логическими функциями являются:Y=– отрицание, инверсия или «НЕ» (табл.1); логическая сумма, дизъюнкция или функция «ИЛИ» (табл.2);логическое произведение, конъюнкция или функция «И» (табл.3). Используя законы алгебры логики, на основе этих элементарных логических функций можно получить более сложные логические функции.

На рис. 1, 2 и 3 приведены обозначения логических элементов, выполняющих соответствующие функции «НЕ», «ИЛИ» и «И».

VT₁

VT₂

Логические элементы конструируются на основе ключевых схем, которые могут иметь различное конструкторско-технологическое исполнение. Совокупность цифровых микросхем, имеющих единое конструктивно-технологическое исполнение, выполняющих различные логические функции и предназначенные для совместного исполнения, называется серией интегральных схем.

Логические элементы 155-серии

По конструкторско-технологическому исполнению цифровые микросхемы 155-серии относятся к классу элементов транзисторно-транзисторной логики (ТТЛ). Основой этого класса элементов является использование многоэмиттерного транзистора. На рис. 4а приведена базовая схема ТТЛ, выполняющая логическую функцию «И-НЕ» (рис. 4.б).

Схема питается напряжением Е_п = 5 В. Содержит многоэмиттерный транзисторVТ₁, транзисторVТ₂, резисторыR₁иR₂, обеспечивающие ключевой (импульсный) режим работы транзисторовVТ₁иVТ₂. Если хотя бы на одном из входов (например Х₁) действует логический «0», эмиттерный переход транзистораVТ₁открыт, напряжениеU_Т2бэтранзистораVТ₂мало и он закрыт. Сигнал на выходе логического элемента У=1. При наличии на всех входахVТ₁логической «1» напряжениеU_Т1бэмало и эмиттерные переходыVТ₁закрыты. ТокомI_бтранзисторVТ₂открыт, сигнал на его выходе У=0. На рис.5 приведена передаточная характеристика элемента И-НЕ. Из нее следует, что входные напряжения логических «0» и «1» соответственно равныU_вх0= 0,2 В иU_вх1= 1,2 В. Выходные напряжения логических «0» и «1» –U_{вых0}= 0,4 В,U_{вых1}= 2,4 В.

На базе элементов И-НЕ, путем различных способов их подключения между собой, формируются другие элементы серии 155, выполняющие различные логические функции.

Триггеры

Триггером называется электронное устройство, способное сохранять двоичную информацию (состояния равновесия «0» и «1») после окончания действия входных импульсов. Они широко используются для формирования прямоугольных импульсов, в счетчиках импульсов, в регистрах памяти и т.д.

По функциональному признаку различают: R-S;D;J-K- триггеры. По способу управления триггеры подразделяют на асинхронные и тактируемые. В асинхронных триггерах переключение из одного состояния в другое осуществляется непосредственно с поступлением сигнала на информационный вход. В тактируемых триггерах помимо информационных входов имеется вход тактовых импульсов. Их переключение осуществляется только при наличии разрешающего, тактирующего импульса.

Асинхронные R-S- триггеры являются наиболее простыми, однако получившими широкое распространение в импульсной технике, т.к. служат основой для триггеров других типов и требуют для своего построения всего два базовых логических элемента.

На рис. 6а приведена структурная схема асинхронногоR-S- триггера на логических элементах И-НЕ. Схема имеет информационные входы и (инверсные), два выхода:Q- прямой,- инверсный. Состоянию логической «1» соответствуетQ= 1,= 0, состоянию логического «0» –Q= 0,= 1, которые принимает триггер после прихода на входыRиSочередных импульсов. Из таблицы истинности 5 следует, что при = = 1 триггер сохраняет предыдущее состояниеQ_n. При переходе из состояния = = 0 сразу в состояние = = 1 триггер принимает неопределенное состояние, поэтому такая комбинация входных сигналов является запрещенной.R-Sтриггер является триггером с раздельным по входам и запуском. Его условное изображение показано на рис. 6б.

D-триггеры являются триггерами с временной задержкой. Они имеют информационный D-вход и тактируемый Т-вход: Состоянию логической «1» соответствует единица на входе, а состоянию логического «0» – нулевой уровень входного сигнала. Условное обозначение D-триггера и временные диаграммы его работы приведены на рис. 7. Из диаграммы видно, что при наличии информационного сигнала на входе в интервале времени триггер не переключается. При приходе тактового импульса он переключается (момент ) и примет исходное состояние при следующем тактовом импульсе в момент . Таким образом, D-триггер характеризуется задержкой переключения во времени на период тактовых импульсов.

D-триггеры конструируются на основеR-Sтриггеров.

Т-триггер – триггер со счетным Т-входом. Характерным свойством Т‑триггера является его переключение в противоположное состояние с приходом каждого очередного входного импульса. Ввиду его широкого применения в счетчиках импульсов его часто называют триггером со счетным запуском. Обычно он выполняется на базе R-Sтриггеров. Его условное обозначение приведено на рис. 8.

J-Kтриггер получают на основе Т-триггеров. Они имеют дополнительные информационные входыJиK. Наличие двух дополнительных входов расширяет функциональные возможности триггеров, в связи с чемJ- K триггеры называют универсальными. При соответствующем включенииJиKвходов триггера могут быть полученыR-S,Dи Т-триггеры. При этомR-S,Dи Т-триггеры получаются тактируемыми.R-Sтриггер (рис. 9а) получают объединениемJиS,RиKвходов. D -триггерсоздают (рис. 9б) введением инвертора между входамиJиK. Т - триггер (рис. 9в) реализуют подключениемJиKвходов ко входу Т.