МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ

Федеральное государственное автономное образовательное учреждение высшего профессионального образования

«САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ АЭРОКОСМИЧЕСКОГО ПРИБОРОСТРОЕНИЯ»

КАФЕДРА ВЫЧЕСЛИТЕЛЬНЫХ СИСТЕМ И СЕТЕЙ

КУРСОВАЯ РАБОТА (ПРОЕКТ) ЗАЩИЩЕНА С ОЦЕНКОЙ

РУКОВОДИТЕЛЬ

должность, уч. степень, звание		подпись, дата		инициалы, фамилия

ПОЯСНИТЕЛЬНАЯ ЗАПИСКА К КУРСОВОМУ ПРОЕКТУ

ПОСТРОЕНИЕ СИСТЕМ С ИСПОЛЬЗОВАНИЕМ МИКРОКОНТРОЛЕРА И ПРОВЕРЯЕМОЙ ИНТЕГРАЛЬНОЙ МИКРОСХЕМЫ

по дисциплине: Микропроцессорные системы.

РАБОТУ ВЫПОЛНИЛ(А)

СТУДЕНТ(КА) ГР.					Савенко В.Р.
			подпись, дата		инициалы, фамилия

Санкт-Петербург 2013

Содержание

ПОСТРОЕНИЕ СИСТЕМ С ИСПОЛЬЗОВАНИЕМ МИКРОКОНТРОЛЕРА И ПРОВЕРЯЕМОЙ ИНТЕГРАЛЬНОЙ МИКРОСХЕМЫ 1

Описание микроконтроллера MC68HC11E9. 6

Контроллер MC68HC11E9. 6

В состав МК входит постоянная ROM, загружаемая EEPROM, оперативная RAM память и блок регистров RGBL (рис.1). Программно доступны два байтовых аккумулятора A,B, регистр признаков CCR и двухбайтовые индексные регистры IX, IY, указатель стека SP и счетчик команд PC. Блоки SCI и SPI используются для организации последова- тельного обмена через контакты порта PD, через порт PE в блок ADC может вводится 8 аналоговых сигналов, порт PA обслуживает блок таймера TMR. Адреса всех регистров портов и периферийных блоков находятся в зоне RGBL. К контактам EXTAL и XTAL подключается кварцевый резонатор, на вход RST# подается сигнал сброса, на входы IRQ# и XIRQ# - запросы прерываний. При частоте резонатора F1=8 МГц выходная частота на контакте Е составляет 2 МГц, время выполнения короткой команды - 2 цикла Е (1 мкс). Цифровое питание подается через контакты VDD, VSS, аналоговое - через контакты VRH, VRL. 6

Распределение адресного пространства приведено в табл.1. 6

Если при сбросе установлено состояние контактов MODA=1, MODB=1, то в свободные адресные зоны можно подключать внешнюю память и периферийные устройства, при этом через порт PC выдается младший байт адреса (со стробом AS), затем через РС выдаются (R/W=0) или принимаются (R/W=1) данные по стробу синхронизации Е. Старший байт адреса выдается через порт РВ. Если свободные адреса не нужны, то при сбросе фиксируется состояние контактов MODA=0, MODB=1 и порты РВ и РС можно использовать для прямого управления внешними устрой- ствами. Обозначение сигналов при различных функциях контактов кристалла при- ведено в табл.2, сами функции поясняются ниже. 6

Блок SCI используется для организации асинхронного последовательного канала. Линия приема R*D (PD0), линия выдачи T*D(PD1). Передача начинается со стартового бита низкого уровня, затем следуют 8 или 9 информационных бит (начиная с младшего разряда) и стоп-бит высокого уровня. Формат регистров блока приведен в табл.3. Регистр SCCR1 задает 8 или 9 битовый формат посылки (бит М) и режим активизации пассивного приемника (бит WAKE). При WAKE=0 приемник акти- визируется при отсутствии передачи в течение 10 бит, при WAKE=1 приемник акти- визируется по единичному старшему биту посылки (адресный маркер). Для перевода приемника в пассивный режим достаточно установить бит RWU=1 в регистре SCCR2. Биты R8 и T8 в регистре SCCR1 фиксируют девятые биты посылки при приеме и вы- даче при установленном бите M=1. Основные 8 бит приема и 8 бит выдачи фиксиру- ются в буфере SCDR. 6

4 старших бита SCCR2 разрешают прерывания по различным флагам регистра SCSR, биты TE и RE разрешают выдачу и прием, установка SBK=1 генерирует нуле- вые посылки на линии выдачи. Биты OR, NF, FE в регистре SCSR фиксируют различ- ные ошибки на приеме. Установка бит в регистре BAUD задает различные коэффи- циенты К1 и К2 деления частоты кварца кристалла при генерации скорости приема и выдачи информации. При частоте резонатора F1 (в герцах) скорость передачи в бодах определяется соотношением 6

BOD = F1 / 64 / K1 / K2 6

Блок SPI используется для синхронной последовательной выдачи информации по линии MOSI (PD3) и приема по линии MISO (PD2). Линия синхронизации SCK (PD4) работает на выдачу, если блок является хозяином (master), и на прием, если блок является слугой (slave). Перед выдачей байт загружается в буфер SPDR и передается начиная со старшего бита. Выдача совмещена с приемом и по ее окон- чании из буфера SPDR можно прочитать принятый байт. На вход SS# (PD5) подается SS#=1 для master и SS#=0 для slave. Формат регистров блока SPI приведен в табл. 4 - 5. При частоте резонатора F1 частота синхронизации FSCK определяется соотношением 7

FSCK = F1 / 4 / K 7

где величина К задается полем SPR1-0 в регистре SPCR. При окончании передачи взводится флаг SPIF в регистре SPSR. 7

В блоке ADC имеется аналоговый коммутатор на 8 каналов и 8-разряд- ный АЦП. Если задано одноканальное преобразование (в регистре ADCTL бит MULT=0, табл.5 ), то после записи байта в ADCTL выполняются 4 преобразова- ния для заданного канала (поле CN2-0), результаты последовательно записы- ваются в регистры ADR1,...,ADR4 и взводится флаг CCF. При SCAN=0 работа АЦП останавливается, при SCAN=1 она продолжается по циклу, т.е. пятый резуль- тат записывается в ADR1. При многоканальном преобразовании (MULT=1) в ADR1,...,ADR4 фиксируются результаты из каналов 0,1,2,3 (при CN2=0) либо из каналов 4,5,6,7 (CN2=1). Фиксация также возможна либо 4-кратная (SCAN=0) либо непрерывная (SCAN=1). Время одного преобразования - 32 цикла (16 мкс при E=2 МГц). 7

Система команд приведена в табл.6. Если за именем команды следует опреанд 'op', возможно несколько видов адресации, запись которых на Ассемб- лере и формирование адреса поясняется в табл.8. Содержимое адреса памяти для всех видов в табл.6 обозначено символом М, содержимое двух соседних адресов символами ММ. В отдельных командах пара аккумуляторов A и B могут работать как двухбайтовое слово AB. Формирование признаков одинаково для двух команд одной строки и поясняется в последней графе, сами признаки фиксируются в регистре CCR и поясняются и табл.7. При сбросе устанавливаются в 1 признаки S, X, I, значение остальных признаков не определено. 7

7

Рис.1 Ресурсы контроллера MC68HC11E9 7

Таблица 1. Распределение адресного пространства. 8

0000 - 01FF RAM 8

1000 - 103F Register Block 8

B600 - B7FF EEPROM 8

D000 - FFFF ROM (FFC0-FFF9.. вектора прерываний, 8

FFFE-FFFF .. стартовый адрес) 8

8

Описание ИМС К555ИМ5 – два независимых одноразрядных сумматора 8

8

Программа на языке ассемблера микроконтроллера MC68HC11E9. 12

portb equ $1004 12

portc equ $1003 12

porte equ $100A 12

red equ $0000 12

green equ $0001 12

12

org $c000 12

LDAA #01 12

staa green 12

LDAA #02 12

staa red 12

ldx #02 ; адрес первого эталона 12

LDAA #00 ; первый эталон 12

STAA 02 12

LDAA #09 12

STAA 03 12

LDAA #09 12

STAA 04 12

LDAA #05 12

STAA 05 12

LDAA #09 12

STAA 06 12

LDAA #05 12

STAA 07 12

LDAA #05 12

STAA 08 12

LDAA #$0F 12

STAA 09 ; последний эталон 13

ldy #08 ; кол-во элементов массива 13

ldab #00 ;первое ТС 13

NEXT: ldaa $00,x ; берём первый элемент, эталон 13

stab portb ; посылаем ТС в порт B 13

cmpa porte ; сравниваем эталон с ФР 13

BNE ERROR ; если эталон не раравен ФР то зажигаем красный диод 13

inx ;адрес эталона на 1 13

incb ;значени ТС на 1 13

dey ;уменьшаем массив на 1 , то есть следующий элемент массива 13

BNE NEXT ; если элементы массива остались то идем в метку 13

LDAA green ; зажигаем красный диод 13

staa portc 13

bra END 13

ERROR: LDAA red ; зажигаем красный диод 13

staa portc 13

END: STOP 13

Заключение 14

Введение

В ходе курсовой работы необходимо составить программу проверки работоспособности конкретной микросхемы с помощью заданного микроконтроллера, в данном случае микроконтроллера MC68HC11E9

Для решения этой задачи необходимо познакомится с архитектурой микроконтроллера и его системы команд, нарисовать схему подключения проверяемой микросхемы и элементов индикации (светодиодов) к выбранным портам микроконтроллера, программно задать направление работы портов и обеспечить выдачу тестовых воздействий приём и проверку сигналов состояния микросхемы. При обнаружении в ходе выполнения программы некорректных состояний микросхемы сигнал ошибки выводится на индикацию.