Описание микроконтроллера mc68hc11e9.
Контроллер MC68HC11E9.
В состав МК входит постоянная ROM, загружаемая EEPROM, оперативная RAM память и блок регистров RGBL (рис.1). Программно доступны два байтовых аккумулятора A,B, регистр признаков CCR и двухбайтовые индексные регистры IX, IY, указатель стека SP и счетчик команд PC. Блоки SCI и SPI используются для организации последова- тельного обмена через контакты порта PD, через порт PE в блок ADC может вводится 8 аналоговых сигналов, порт PA обслуживает блок таймера TMR. Адреса всех регистров портов и периферийных блоков находятся в зоне RGBL. К контактам EXTAL и XTAL подключается кварцевый резонатор, на вход RST# подается сигнал сброса, на входы IRQ# и XIRQ# - запросы прерываний. При частоте резонатора F1=8 МГц выходная частота на контакте Е составляет 2 МГц, время выполнения короткой команды - 2 цикла Е (1 мкс). Цифровое питание подается через контакты VDD, VSS, аналоговое - через контакты VRH, VRL.
Распределение адресного пространства приведено в табл.1.
Если при сбросе установлено состояние контактов MODA=1, MODB=1, то в свободные адресные зоны можно подключать внешнюю память и периферийные устройства, при этом через порт PC выдается младший байт адреса (со стробом AS), затем через РС выдаются (R/W=0) или принимаются (R/W=1) данные по стробу синхронизации Е. Старший байт адреса выдается через порт РВ. Если свободные адреса не нужны, то при сбросе фиксируется состояние контактов MODA=0, MODB=1 и порты РВ и РС можно использовать для прямого управления внешними устрой- ствами. Обозначение сигналов при различных функциях контактов кристалла при- ведено в табл.2, сами функции поясняются ниже.
Блок SCI используется для организации асинхронного последовательного канала. Линия приема R*D (PD0), линия выдачи T*D(PD1). Передача начинается со стартового бита низкого уровня, затем следуют 8 или 9 информационных бит (начиная с младшего разряда) и стоп-бит высокого уровня. Формат регистров блока приведен в табл.3. Регистр SCCR1 задает 8 или 9 битовый формат посылки (бит М) и режим активизации пассивного приемника (бит WAKE). При WAKE=0 приемник акти- визируется при отсутствии передачи в течение 10 бит, при WAKE=1 приемник акти- визируется по единичному старшему биту посылки (адресный маркер). Для перевода приемника в пассивный режим достаточно установить бит RWU=1 в регистре SCCR2. Биты R8 и T8 в регистре SCCR1 фиксируют девятые биты посылки при приеме и вы- даче при установленном бите M=1. Основные 8 бит приема и 8 бит выдачи фиксиру- ются в буфере SCDR.
4 старших бита SCCR2 разрешают прерывания по различным флагам регистра SCSR, биты TE и RE разрешают выдачу и прием, установка SBK=1 генерирует нуле- вые посылки на линии выдачи. Биты OR, NF, FE в регистре SCSR фиксируют различ- ные ошибки на приеме. Установка бит в регистре BAUD задает различные коэффи- циенты К1 и К2 деления частоты кварца кристалла при генерации скорости приема и выдачи информации. При частоте резонатора F1 (в герцах) скорость передачи в бодах определяется соотношением
BOD = F1 / 64 / K1 / K2
Блок SPI используется для синхронной последовательной выдачи информации по линии MOSI (PD3) и приема по линии MISO (PD2). Линия синхронизации SCK (PD4) работает на выдачу, если блок является хозяином (master), и на прием, если блок является слугой (slave). Перед выдачей байт загружается в буфер SPDR и передается начиная со старшего бита. Выдача совмещена с приемом и по ее окон- чании из буфера SPDR можно прочитать принятый байт. На вход SS# (PD5) подается SS#=1 для master и SS#=0 для slave. Формат регистров блока SPI приведен в табл. 4 - 5. При частоте резонатора F1 частота синхронизации FSCK определяется соотношением
FSCK = F1 / 4 / K
где величина К задается полем SPR1-0 в регистре SPCR. При окончании передачи взводится флаг SPIF в регистре SPSR.
В блоке ADC имеется аналоговый коммутатор на 8 каналов и 8-разряд- ный АЦП. Если задано одноканальное преобразование (в регистре ADCTL бит MULT=0, табл.5 ), то после записи байта в ADCTL выполняются 4 преобразова- ния для заданного канала (поле CN2-0), результаты последовательно записы- ваются в регистры ADR1,...,ADR4 и взводится флаг CCF. При SCAN=0 работа АЦП останавливается, при SCAN=1 она продолжается по циклу, т.е. пятый резуль- тат записывается в ADR1. При многоканальном преобразовании (MULT=1) в ADR1,...,ADR4 фиксируются результаты из каналов 0,1,2,3 (при CN2=0) либо из каналов 4,5,6,7 (CN2=1). Фиксация также возможна либо 4-кратная (SCAN=0) либо непрерывная (SCAN=1). Время одного преобразования - 32 цикла (16 мкс при E=2 МГц).
Система команд приведена в табл.6. Если за именем команды следует опреанд 'op', возможно несколько видов адресации, запись которых на Ассемб- лере и формирование адреса поясняется в табл.8. Содержимое адреса памяти для всех видов в табл.6 обозначено символом М, содержимое двух соседних адресов символами ММ. В отдельных командах пара аккумуляторов A и B могут работать как двухбайтовое слово AB. Формирование признаков одинаково для двух команд одной строки и поясняется в последней графе, сами признаки фиксируются в регистре CCR и поясняются и табл.7. При сбросе устанавливаются в 1 признаки S, X, I, значение остальных признаков не определено.
Рис.1 Ресурсы контроллера MC68HC11E9
Таблица 1. Распределение адресного пространства.
0000 - 01FF RAM
1000 - 103F Register Block
B600 - B7FF EEPROM
D000 - FFFF ROM (FFC0-FFF9.. вектора прерываний,
FFFE-FFFF .. стартовый адрес)
Описание ИМС 555ИД4 – два дешифратора 2*4
Y3-0 - выходы 8 разрядов регистра.
X3-0 - выходы 8 разрядов регистра.
A1-0 - адрес.
На входы A1-0 подаётся адрес, в зависимости от него формируется выходной сигнал.
EYA,EYB- разрешение выходовY.
EXA,EXB- разрешение выходовX.
Таблицы истинности 2-ого дешифратора 555ИД4:
Таблица для Y.
|
Входы |
Выходы | |||||||||||
|
EYA |
EYB |
A1 |
A0 |
Y3 |
Y2 |
Y1 |
Y0 | |||||
|
1 |
0 |
0 |
0 |
1 |
1 |
1 |
0 | |||||
|
1 |
0 |
0 |
1 |
1 |
1 |
0 |
1 | |||||
|
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 | |||||
|
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 | |||||
|
0 |
- |
- |
- |
1 |
1 |
1 |
1 | |||||
Таблица для X.
|
Входы |
Выходы | |||||||||||
|
EYA |
EYB |
A1 |
A0 |
Y3 |
Y2 |
Y1 |
Y0 | |||||
|
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 | |||||
|
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 | |||||
|
0 |
0 |
0 |
1 |
1 |
0 |
1 |
1 | |||||
|
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 | |||||
|
1 |
- |
- |
- |
1 |
1 |
1 |
1 | |||||
Функциональная схема микропроцессорной системы.
Порты PB иPCнастроены на вывод сигналов, а портPEна ввод.
Если микросхема ИМС 555ИД4 работает правильно, то на контакт 1 порта PCпоявляется “1”, т.е положительный потенциал и светодиодGзажигается.
Если в работе микросхемы обнаружена ошибка, “1” появляется на 0 контакте и зажигается светодиод R.
Форматы слов
Порт E$100A
|
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
x |
x |
A1 |
A0 |
EXB |
EXA |
EYB |
EYA |
Порт B$1004
|
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
X3 |
X2 |
X1 |
X0 |
Y3 |
Y2 |
Y1 |
Y0 |
Порт C$1003
|
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
x |
x |
x |
x |
x |
x |
Сигнал исправности |
Сигнал ошибки |
|
Микроконтроллер |
Шина |
Проверяемая микросхема | ||||
|
Порт |
Разряд |
№ Конт-акта |
Обозначение
|
№ Конт-акта |
Назначение | |
|
PE |
0 |
1 |
1 |
Y0 |
25 |
Информа-ционный |
|
1 |
2 |
2 |
Y1 |
26 | ||
|
2 |
3 |
3 |
Y2 |
27 | ||
|
3 |
4 |
4 |
Y3 |
28 | ||
|
4 |
5 |
5 |
X0 |
29 | ||
|
5 |
6 |
6 |
X1 |
30 | ||
|
6 |
7 |
7 |
X2 |
31 | ||
|
7 |
8 |
8 |
X3 |
32 | ||
|
PB |
0 |
9 |
9 |
EYA |
17 |
Управляю-щий |
|
1 |
10 |
10 |
EYB |
18 | ||
|
2 |
11 |
11 |
EXA |
19 | ||
|
3 |
12 |
12 |
EXB |
20 | ||
|
4 |
13 |
13 |
A0 |
21 |
Задающий | |
|
5 |
14 |
14 |
A1 |
22 | ||
|
PC |
0 |
15 |
15 |
Зелёный светодиод |
Информа-ционные светодиоды | |
|
1 |
16 |
16 |
Красный светодиод | |||
Алгоритм работы программы написанной на языке асемблера.
