Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

Диплом_Cher / _plakats / _pdf / 04_plak_diag

.pdf
Скачиваний:
12
Добавлен:
16.04.2013
Размер:
44.36 Кб
Скачать

Временная диаграмма обмена данными МК и RAM-памяти

 

 

 

 

 

 

 

Временная диаграмма обмена данными МК и ПЛИС

 

 

Защелкивание младшего байта

Данные считаны

 

 

 

 

 

адреса на регистре

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Данные выданы

 

ALE

 

 

INT

 

 

 

A

Адрес A8:A14

 

RD

 

 

 

AD

Адрес A1:A7

Данные

SF

Данные

 

 

 

 

 

 

 

RD

 

 

 

 

 

 

 

 

 

Запрос на передачу

 

Данные считаны

 

 

 

 

Готовность к приему

 

 

WR

 

 

 

 

 

 

A15

 

 

 

 

 

 

 

По сигналу ALE от микроконтроллера младший байт адреса удерживается на регистре

 

 

 

 

 

Для достоверности адреса на входе регистра используется схема задержки на 14 нс

 

 

 

 

 

Микропроцессор мультиплексирует младший байт адреса на данные

 

 

 

 

 

Высокий уровень WR означает, что будет происходить запись в память, низкий - чтение

 

 

 

 

 

из памяти

 

 

 

 

 

 

А15 используется для стробирования данных

 

 

 

 

 

 

 

 

 

 

Подпись Дата

 

 

 

 

 

Выполнил Чернышев

Дипломный проект

Плакат № 4

 

 

 

 

Проверил Дудкевич

 

 

 

 

 

 

Соседние файлы в папке _pdf