ЛР 12 ТТЛ

1. Цель работы

−изучение работы схемы логического элемента транзисторнотранзисторной логики,

−изучение основных статических характеристик логического элемента,

−экспериментальное определение его основных параметров.

2. Описание лабораторной установки

Лабораторный макет (рис. 1) включает схему-модель логического элемента 2И-НЕ микросхемы К155ЛА3, выполненной на основе транзисторно-транзисторной логики (ТТЛ).

Рис.1. Схема для исследования характеристик ТТЛ инвертора

Данная схема позволяет исследовать статические характеристики ТТЛ элемента, включенного по схеме инвертора. Источники переменного напряжения G1 и G2 частотой 50 Гц служат для изменения напряжения на входе и выходе инвертора (в зависимости от положения переключателя S1) в пределах от 0 до +5В.

К гнездам XS1 и XS2 подведены вход и выход логического элемента. Преобразователи U1, U2, U3 осуществляют преобразование входного

тока, тока цепи питания и выходного тока в напряжения с соответствующими коэффициентами преобразования:

Тумблером S2 задается состояние логической единицы или состояние логического нуля на входе элемента при снятии выходных характеристик.

Тумблер S3 позволяет менять структуру ТТЛ элемента: в положении 1 – это стандартная схема ТТЛ, в положении 2 – схема ТТЛ с повышенной помехоустойчивостью.

Изображение статических характеристик можно получить на экране осциллографа, работающего в режиме X-Y, подключив определенным образом входы усилителя горизонтального (1) и вертикального (2) каналов отклонения к гнездам XS1… XS5 и установив в соответствующие положения переключатели S1 и S2.

3. Подготовка к работе

1.Изучить описание лабораторного макета и раздел лекционного курса о логических ТТЛ элементах, их характеристиках и параметрах.

2.Разработать и нарисовать пять схем с измерительными приборами (амперметр, вольтметр) для снятия:

•передаточной характеристики логического элемента Uвых(Uвх);

•входной характеристики Iвх(Uвх);

•характеристики тока потребления Iпит(Uвх);

•выходной характеристики U 1вых(Iн);

•выходной характеристики U 0вых(Iн).

Пояснить, какие элементы лабораторного макета (рис.1) выступают в качестве измерительных приборов.

3. Указать положение переключателей S1 и S2 и точки подключения каналов осциллографа для реализации соответствующих схем.

4.Для одного логического элемента 2И-НЕ схемы К155ЛА3 (рис. 6) рассчитать среднюю мощность потребления Рср и входные токи I 1вх и I 0вх. Параметры элементов ТТЛ-схемы 155 серии: R1=4кОм, R2=2.4кОм, R3=130Ом, R4=1.6кОм, R5=4кОм; параметры транзисторов: Uбн=0.7В,

Uкн=0.1В, Uбк1=0.6В, βi1=0.01.

Результаты расчета и справочные данные [2, 3] занести в таблицу.

5. Подготовить протокол выполнения лабораторной работы.

4. Рабочее задание

Исследование стандартной схемы ТТЛ (тумблер S2 в положении 1)

1.Снять передаточную характеристику ТТЛ инвертора. По характеристике определить уровни выходного напряжения U1вых и U0вых, пороговые напряжения U0п и U1п и напряжение переключения Uпер.

2.Снять входную характеристику ТТЛ инвертора. По характеристике определить уровни входных токов I 1вх и I 0вх.

3.Снять характеристику тока цепи питания ТТЛ инвертора. Определить значения токов в статическом режиме I1пит и I0пит и максимальное значение тока в режиме переключения Iпит макс. Рассчитать среднюю мощность потребления Рср одного логического элемента.

4.Снять выходные характеристики ТТЛ инвертора для состояний логического «0» и логической «1» на выходе. По графикам определить уровни выходного напряжения в режиме холостого хода U0вых и U1вых . Сравнить с результатами измерений в п. 1.

Исследование схемы ТТЛ с повышенной помехоустойчивостью

5.Снять передаточную характеристику ТТЛ инвертора. По характеристике определить уровни выходного напряжения U1вых и U0вых, пороговые напряжения U0п и U1п и напряжение переключения Uпер.

6.Снять входную характеристику ТТЛ инвертора. По характеристике определить уровни входных токов I 1вх и I 0вх.

7.Снять характеристику тока цепи питания ТТЛ инвертора. Определить значения токов в статическом режиме I1пит и I0пит и максимальное значение тока в режиме переключения Iпит макс. Рассчитать среднюю мощность потребления Рср одного логического элемента.

8.Снять выходные характеристики ТТЛ инвертора для состояний логического «0» и логической «1» на выходе. По графикам определить уровни выходного напряжения в режиме холостого хода U0вых и U1вых . Сравнить с результатами измерений в п. 5.

5. Элементы транзисторно-транзисторной логики

Электрическая схема ТТЛ инвертора

ТТЛ инвертор включает в себя два элемента: нелинейную цепь управления на один или несколько входов и нелинейный усилитель – инвертор. Цепь управления выполняется на многоэмиттерном транзисторе, эмиттеры которого служат входами логического элемента. Входная цепь реализует логическую функцию И. В качестве усилителя-инвертора может служить обычный ключевой элемент на биполярном транзисторе (рис. 3) или же усилитель-инвертор, включающий в себя два усилительных каскада: усилитель напряжения с расщеплением фазы сигнала и выходной усилитель мощности (рис. 4).

Схема простейшего ТТЛ инвертора приведена на рис. 3. Многоэмиттерный транзистор VT1 представляет собой совокупность m- транзисторных структур (m-эмиттеров), с общими для всех базой и коллектором. Управляющие сигналы поступают на эмиттеры, а выходной сигнал снимается с коллектора и воздействует на вход ключевого элемента – простого инвертора. Подобная цепь управления ослабляет влияние входного сигнала и цепи источника питания на ключевой элемент. В целом ТТЛ элемент реализует функцию И-НЕ.

Рассмотренная схема обладает сравнительно малой нагрузочной способностью и невысоким быстродействием. Более широкое применение получил ТТЛ элемент с сложным инвертором (рис. 4). Для уменьшения мощности, потребляемой ТТЛ элементом в состоянии логического нуля, транзистор VT3 поддерживают закрытым. С этой целью в эмиттерную цепь его введен диод VD, который и обеспечивает надежное запирание VT3.

Статические характеристики ТТЛ инвертора

Передаточная характеристика Uвых(Uвх).

Рассмотрим зависимость Uвых от напряжения на одном из входов (например, входе 1). При этом влияние других входов не учитываем, предполагая, что на них подается запирающий сигнал логической 1. За исходное состояние принимаем состояние логической 1: входное напряжение Uвх=0, на выходе инвертора напряжение Uвых=U1, точка 1 на рис. 5,а. В диапазоне входного сигнала 0< Uвх< U1 состояние инвертора не изменяется, так как эмиттерный переход VT1 смещен в прямом направлении (Uбэ1>Uотп.т) и транзистор работает в режиме насыщения, транзисторы VT2 и VT4 закрыты, а VT3 – открыт и работает в нормальном активном режиме. При Uвх=U1=Uотп.т2-Uкн1 (точка 2 на рис. 5,а) транзистор VT2 открывается, и, по мере увеличения коллекторного тока Iк2 потенциал коллектора Uк2 начинает уменьшаться, что приводит к снижению выходного напряжения:

Uвых= U1- Uк2= U1- KU2Δ Uвх ,

где KU2– коэффициент усиления напряжения каскада на транзисторе VT2 при закрытом транзисторе VT3,

Uвх = Uвх - U2 = Uвх - Uотп.т2+ Uкн1.

С учетом отрицательной обратной связи по току через резистор R4

абсолютное значение коэффициента усиления KU2 равно

KU 2 α2 R2

R4 .

Рис. 5. Передаточная (а), входная (б) и характеристика тока потребления (в) схемы ТТЛ со сложным инвертором

Значение KU2 определяет угол наклона ПХ на участке 2-3. По мере увеличения входного напряжения, а вместе с ним токов Iб2, IК2 и IЭ2 , будет увеличиваться напряжение на эмиттерном выходе VT2, непосредственно передающееся на базу VT4. Когда входное напряжение достигнет значения Uвх = U2=Uотп.Т4 + Uбэ2 –Uкн1 (точка 3 на рис. 5,а), откроется транзистор VT4. Дальнейшее незначительное изменение входного напряжения приводит к резкому уменьшению Uвых. Это обусловлено тем, что при отпирании транзистора VT4 его базовая цепь “блокирует” действие отрицательной обратной связи через R4, транзисторы VT2, VT3, VT4 оказываются открытыми и работающими в активном режиме, и, таким образом, коэффициент