AD9957_rus
.docx
ANALOG
DEVICES
Квадратурный цифровой преобразователь с повышением частоты с быстродействием 1 GSPS, 18-разрядным трактом цифровой обработки квадратурных сигналов и 14-разрядным ЦАП
AD9957
ОСОБЕННОСТИ И ПРЕИМУЩЕСТВА Частота внутреннего тактового сигнала 1 GSPS (частота аналогового выходного сигнала до 400 МГц) Интегрированный 14-разрядный ЦАП с быстродействием 1 GSPS Скорость ввода данных 250 MSPS Фазовый шум ≤ −125 дБн/Гц (частота несущей 400 МГц, отстройка 1 кГц) Превосходные динамические показатели: SFDR в узкой полосе > 80 дБ Восемь программируемых профилей для быстрой манипуляции параметрами сигнала Sin(x)/(x) коррекция (инвертирующий sinc-фильтр) Reference clock multiplier (умножитель опорного сигнала) Встроенный осциллятор для работы отдельного кристалла Режим пониженного потребления энергии Интегрированный RAM (ОЗУ) Возможность фазовой модуляции Синхронизация нескольких кристаллов Простой и понятный для Blackfin SPORT интерфейс Коэффициент интерполяции от 4× до 252× Режим ЦАП интерполяции Регулятор усиления ЦАП Внутренний делитель обеспечивает сигнал до 2 ГГц Источники питания 1,8 В и 3,3 В Корпус 100-lead TQFP_EP ПРИМЕНЕНИЕ Гибридные оптокоаксиальные сети, телефония и видеомодемы Передатчики базовых станций беспроводных систем Передатчики широкополосных систем связи Интернет-телефония
|
ОБЩЕЕ ОПИСАНИЕ AD9957 работает как универсальный I/Q модулятор и преобразователь повышенных частот для систем связи, в которых важны цена, размер, потребляемая мощность и динамические характеристики. AD9957 представляет собой интегрированные в одном кристалле быстродействующий синтезатор прямого цифрового синтеза (DDS, direct digital synthesizer), высококачественный, быстродействующий 14-разрядный цифро-аналоговый преобразователь (ЦАП), схему умножения частоты тактового сигнала, цифровые фильтры и другие функции цифровой обработки сигналов. Он обеспечивает перенос сигнала из полосы модулирующих частот (baseband) на более высокую частоту для передачи данных в проводных или беспроводных системах связи. AD9957 является третьим представителем семейства квадратурных цифровых преобразователей с повышением частоты (QDUC, quadrature digital upconverter), которое также включает в себя AD9857 и AD9856. Его применение дает выигрыш в таких показателях, как быстродействие, потребляемая мощность и спектральные характеристики. В отличие от своих предшественников AD9957 поддерживает режим последовательного ввода отсчетов квадратурных сигналов с разрядностью 16 бит. Устройство также может быть запрограммировано на генерацию однотонального синусоидального сигнала или работу в качестве интерполирующего ЦАП. Входной каскад опорного тактового сигнала содержит кварцевый генератор, быстродействующий делитель частоты входного сигнала на два и малошумящую схему ФАПЧ для умножения частоты опорного тактового сигнала. Пользовательский интерфейс представляет собой комбинацию последовательного порта, который может быть легко сконфигурирован для работы с портом SPORT цифровых сигнальных процессоров Blackfin®, и выводов переключения профилей, с помощью которых реализуется быстрая манипуляция любым из параметров сигнала (фазой, частотой или амплитудой). |
СХЕМА ФУНКЦИОНАЛЬНЫХ БЛОКОВ
СПЕЦИФИКАЦИЯ
СПЕЦИФИКАЦИЯ ЭЛЕКТРИЧЕСКОЙ СХЕМЫ
AVDD (1,8 В) и DVDD (1,8 В) = 1,8 В ± 5%, AVDD (3,3 В) = 3,3 В ± 5%, DVDD_I/O (3,3 В) = 3,3 В ± 5%, Т = 25°С, RSET=10 kΩ, IOUT = 20 мА, частота входного опорного тактового сигнала = 1000 МГц, умножитель REFCLK заблокирован, кроме случаев, когда описано обратное.
Таблица 1
Параметр |
Условия испытаний/ комментарии |
Значения |
Единицы измерения |
||||
Min |
Typ |
Max |
|||||
REF_CLK входные характеристики: |
|
|
|
|
|
||
Частотный диапазон |
|
|
|
|
|
||
REFCLK умножитель |
Отключен |
60 |
|
10001 |
МГц |
||
|
Включен |
3.2 |
|
60 |
МГц |
||
Максимальный REFCLK входной делитель напряжения
|
Весь температурный диапазон |
1500 |
1900 |
|
МГц |
||
Минимальный REFCLK входной делитель напряжения
|
Весь температурный диапазон |
|
25 |
35 |
МГц |
||
Внешний кристалл
|
|
|
25 |
|
МГц |
||
Входная ёмкость
|
|
|
3 |
|
пФ |
||
Входное сопротивление (дифференциальное)
|
|
|
2.8 |
|
кΩ |
||
Входное сопротивление (полное сопротивление несимметричного входа)
|
|
|
1.4 |
|
кΩ |
||
Производительность |
REFCLK умножитель отключен |
45 |
|
55 |
% |
||
|
REFCLK умножитель включен |
40 |
|
60 |
% |
||
REF_CLK входной уровень |
Полное сопротивление несимметричного входа |
50 |
|
1000 |
мВ p-p (двойная амплитуда) |
||
|
Дифференциальное |
100 |
|
2000 |
мВ p-p(двойная амплитуда) |
||
Передаточные характеристики умножителя REFCLK VCO (генератор, управляемый напряжением): |
|
|
|
|
|
||
Средняя частота усиления VCO |
Диапазон настройки VCO0 |
|
429 |
|
МГц/В |
||
|
Диапазон настройки VCO1 |
|
500 |
|
МГц/В |
||
|
Диапазон настройки VCO2 |
|
555 |
|
МГц/В |
||
|
Диапазон настройки VCO3 |
|
750 |
|
МГц/В |
||
|
Диапазон настройки VCO4 |
|
789 |
|
МГц/В |
||
|
Диапазон настройки VCO52 |
|
850 |
|
МГц/В |
||
Характеристики REFCLK_OUT: |
|
|
|
|
|
||
Максимальная ёмкость |
|
|
20 |
|
пФ |
||
Максимальная частота |
|
|
25 |
|
МГц |
||
Выходные характеристики ЦАП: |
|
|
|
|
|
||
Полный выходной ток |
|
8.6 |
20 |
31.6 |
мА |
||
Отклонение коэффициента усиления от идеального значения |
|
-10 |
|
+10 |
% FS (?) |
||
Выходное смещение |
|
|
|
2.3 |
мкА |
||
Дифференциальная нелинейность |
|
|
0.8 |
|
LSB |
||
Интегральная нелинейность |
|
|
1.5 |
|
LSB |
||
Выходная ёмкость |
|
|
5 |
|
пФ |
||
Остаточный фазовый шум |
1 кГц сдвиг, 20 МГц АOUT |
|
|
|
|
||
REFCLK умножитель |
Отключен |
|
-152 |
|
дБн/Гц |
||
|
Включен (20×) |
|
-140 |
|
дБн/Гц |
||
|
Включен (100×) |
|
-140 |
|
дБн/Гц |
||
Соответствующий диапазон переменного напряжения |
|
-0.5 |
|
+0.5 |
В |
||
Динамический диапазон без паразитных составляющих (одночастотный SFDR): |
|
|
|
|
|
||
fOUT = 20.1 МГц |
|
|
-70 |
|
дБн |
||
fOUT = 98.6 МГц |
|
|
-69 |
|
дБн |
||
fOUT = 201.1 МГц |
|
|
-61 |
|
дБн |
||
fOUT = 397.8 МГц |
|
|
-54 |
|
дБн |
||
Спектральная плотность шума (NSD): |
|
|
|
|
|
||
Одночастотный режим |
|
|
|
|
|
||
fOUT = 20.1 МГц |
|
|
-167 |
|
дБн/Гц |
||
fOUT = 98.6 МГц |
|
|
-162 |
|
дБн/Гц |
||
fOUT = 201.1 МГц |
|
|
-157 |
|
дБн/Гц |
||
fOUT = 397.8 МГц |
|
|
-151 |
|
дБн/Гц |
||
Двухчастотное интермодуляционное искажение (IMD) |
I/Q = 62.5 MSPS; интерполяция 16× |
|
|
|
|
||
fOUT = 25 МГц |
|
|
-82 |
|
дБн |
||
fOUT = 50 МГц |
|
|
-78 |
|
дБн |
||
fOUT = 100 МГц |
|
|
-73 |
|
дБн |
||
Характеристики модулятора: |
|
|
|
|
|
||
Входные данные |
|
|
|
|
|
||
Величина вектора ошибок |
2.5 Msymbols/s, QPSK,4× передискретизация |
|
0.53 |
|
% |
||
|
270.8333 ksymbols/s, GMSK 32× передискретизация |
|
0.77 |
|
% |
||
|
2.5 Msymbols/s, 256 - QAM,4× |
|
0.35 |
|
% |
||
|
передискретизация |
|
|
|
|
||
WCDMA-FDD (TM1) (расширенный коллективный доступ с кодовым разделением каналов с дуплексной связью с частотным разделением каналов) |
|
|
|
|
|
||
Разнос каналов 5 МГц |
|
|
|
|
|
||
Коэффициент утечки в соседний канал (ACLR) |
ПЧ = 143.88 МГц |
|
-78 |
|
дБн |
||
Прохождение носителей |
|
|
-78 |
|
дБн |
||
Временные характеристики последовательного порта: |
|
|
|
|
|
||
Максимальная частота SCLK |
|
|
70 |
|
Мбит/с |
||
Максимальная ширина импульса SCLK |
Низкая |
4 |
|
|
нс |
||
|
Высокая |
4 |
|
|
нс |
||
Максимальные длительности нарастания и спада сигнала SCLK |
|
|
2 |
|
нс |
||
Максимальное время установки данных для SCLK |
|
5 |
|
|
нс |
||
Максимальное время хранения данных для SCLK |
|
0 |
|
|
нс |
||
Максимальный период действия данных в режиме чтения |
|
|
|
11 |
нс |
||
Временные характеристики I/O_UPDATE/PROFILE <2:0>/RT: |
|
|
|
|
|
||
Минимальная ширина импульса |
Высокая |
1 |
|
|
Цикл SYNC_CLK |
||
Минимальное время установки данных для SYNC_CLK |
|
1.75 |
|
|
нс |
||
Минимальное время промежуточного хранения для SYNC_CLK |
|
0 |
|
|
нс |
||
Входные временные характеристики I/Q |
|
|
|
|
|
||
Максимальная частота PDCLK |
|
|
250 |
|
МГц |
||
Минимальное I/Q время установки данных для PDCLK |
|
1.75 |
|
|
нс |
||
Минимальное I/Q время промежуточного хранения для PDCLK |
|
0 |
|
|
нс |
||
Минимальное TxEnable время установки PDCLK |
|
1.75 |
|
|
нс |
||
Минимальное TxEnable время задержки PDCLK |
|
0 |
|
|
нс |
||
Смешанные временные характеристики: |
|
|
|
|
|
||
Момент активации3 |
|
|
1 |
|
|
||
Режим быстрого восстановления |
|
|
8 |
|
Цикл SYSCLK4 |
||
Режим полного ожидания |
|
|
|
150 |
мксек |
||
Минимальная ширина импульса сброса |
|
|
5 |
|
Цикл SYSCLK4 |
||
Задержка данных (запаздывание): |
|
|
|
|
|
||
Задержка данных одночастотного режима |
|
|
|
|
|
||
Частота, выход фаза - ЦАП |
|
|
79 |
|
Цикл SYSCLK4 |
||
Входы КМОП – логики: |
|
|
|
|
|
||
Напряжение |
|
|
|
|
|
||
Логическая 1 |
|
2.0 |
|
|
В |
||
Логический 0 |
|
|
|
0.8 |
В |
||
Ток |
|
|
|
|
|
||
Логическая 1 |
|
|
90 |
120 |
мкА |
||
Логический 0 |
|
|
38 |
50 |
мкА |
||
Входная емкость |
|
|
2 |
|
пФ |
||
Вход XTAL_SEL: |
|
|
|
|
|
||
Напряжение логической 1 |
|
1.25 |
|
|
В |
||
Напряжение логического 0 |
|
|
|
0.6 |
В |
||
Входная емкость |
|
|
2 |
|
пФ |
||
Выходы КМОП – логики: |
Нагрузка 1 мА |
|
|
|
|
||
Напряжение |
|
|
|
|
|
||
Логическая 1 |
|
2.8 |
|
|
В |
||
Логический 0 |
|
|
|
0.4 |
В |
||
Источник тока: |
|
|
|
|
|
||
Потребление тока DVDD_I/O (3.3 В) Pin |
Режим QDUC |
|
16 |
|
мА |
||
Потребление тока DVDD (1.8 В) Pin |
Режим QDUC |
|
610 |
|
мА |
||
Потребление тока AVDD (3.3 В) Pin |
Режим QDUC |
|
28 |
|
мА |
||
Потребление тока AVDD (1.8 В) Pin |
Режим QDUC |
|
105 |
|
мА |
||
Потребляемая мощность: |
|
|
|
|
|
||
Одночастотный режим |
|
|
800 |
|
мВт |
||
Постоянная модуляция |
Интерполяция 8× |
|
1400 |
1800 |
мВт |
||
Инверсное потребление мощности Sinc фильтром |
|
|
150 |
200 |
мВт |
||
Режим полного ожидания |
|
|
12 |
28 |
мВт |