Если процессор обратится в любую незанятую ячейку адресного

пространства, то он не получит ответного сигнала (в «общей шине»— сигнала SSYN) и «зависнет». Чтобы состояние зависания не дли­лось слишком долго, в процессоре обычно предусматривается схема формирования искусственного ответа, которая по истечении, напри­мер, 10 мкс принудительно завершает цикл обмена по магистрали и заставляет процессор перейти к специальной программе реак­ции на зависание. В ходе выполнения этой программы оператору может быть выдано сообщение в виде печатного текста либо выпол­нены любые другие действия, определяемые программой.

8.2. Методы дешифрации адресов.

Предположим, что в нашем распоряжении имеется микроЭВМ с распределением адресного пространства, показанным на рис.8.3, и мы хотим подключить к внешней магистрали этой микроЭВМ не­который программно-доступный элемент, например D-триггер. Для определенности предположим, что внешняя магистраль микроЭВМ выполнена в виде «обшей шины».

Для решения задачи подключения триггера нужно, во-первых, определит, его «положение» в адресном пространстве и, во-вторых, предусмотреть схему адресного дешифратора, который срабатывает при обращении процессора к триггеру. Положение адреса триггера в адресном пространстве микроЭВМ можно выбрать в любой сво­бодной области, т. е. либо в оставшейся незанятой части зоны ЕООО—FFFF, либо в области 6000—BFFF. Остановимся, например, на последней: 6000—BFFF. Структура дешифратора зависит от используемой элементной базы и, что особенно важно, от выбранного метода дешифрации.

Примеры построения микроЭВМ с использованием принципа ча­стичной дешифрации. Пример 1. Пусть в нашем распоряжении имеются три микросхемы: процессор и две микросхемы ОЗУ со структурой 1КХ8 бит (в каждой микросхеме ОЗУ имеются 1024 8-разрядные ячейки). Как построить из них микроЭВМ с минималь­ными затратами дополнительной аппаратуры?

Рассмотрим сначала микросхему ОЗУ (рис.8.4). При выпол­нении условий «выбора кристалла» ВК1=0 и ВК2=1, линии D0 — D7 работают как входы или выходы в зависимости от сигнала на линии чтение—запись (Чт/Зп). При остальных сочетаниях сигналов на выводах ВК1 и ВК2 (00, 10, 11) входы—выходы D0—D7 отключе­ны от

внешней шины данных и находятся в высокоомном состоянии.

Рис.8.4. Микросхема ОЗУ (1КХ8 бит)

Для правильной работы такой микроЭВМ необходимо, чтобы информация не выдавалась в шину данных одновременно из микро­схем ОЗУ DS1 и DS2. Это условие выполняется, так как сигналы ВК1 и ВК1* никогда не принимают одновременно нулевых значе­ний. При А15=0 работает микросхема DS1, а при А15=1—микро­схема DS2 (принята положительная логика).

Линии А0 — А9 адресной шины определяют адрес ячейки памя­ти внутри выбранной для обмена микросхемы DS1 или DS2. Линии А10—А14 не используются. Линия чтение—запись не показана, как и другие несущественные для данного примера линии.

Рис. 8.5. МикроЭВМ с частичной дешифрацией адресов

Рис.8.6. Распределение адрес­ного пространства микроЭВМ с частичной дешифрацией ад­ресов; для выбора кристалла использована линия А15

На рис.8. 6 показано распределение адресного пространства микроЭВМ, Все адресное про­странство оказалось заполненным «изображениями» микросхем DS1 и DS2. Действительно, по какому бы адресу ни обратился процес­сор, он обязательно попадает в од­ну из микросхем DS1 или DS2, поскольку в старшем разряде ад­реса присутствует нуль или еди­ница (третьего не дано). Младшие десять разрядов определяют поло­жение ячейки в одной из зон DS1 или DS2. Разряды А10—А15 оп­ределяют положение блока в ад­ресном пространстве.

Поскольку все адресное про­странство заполнено, этот пример имеет, скорее, иллюстративное, чем практическое значение. Он по­казывает возможности метода частичной дешифрации примени­тельно к нашей задаче: из допол­нительной аппаратуры использо­ван лишь один инвертор.

Если для управления входами выбора кристалла микросхем DS1 и DS2 использовать, например, ад­ресную линию 14-го, а не 15-го разряда, то распределение адрес­ного пространства окажется иным (рис.8.7, а). Однако и в этом случае все адресное пространство оказывается заполненным «изобра­жениями» микросхем DS1 и DS2.

То же наблюдается и при использовании линий А13—А10. На рис.8.7,б показано распределение адресного пространства при исполь­зовании для выбора микросхемы линии А10.

Рис. 8.7. Распределение адресного пространства микроЭВМ с час­тичной дешифрацией адресов; для выбора кристалла использована линия А14(а) и линия А10 (б)

Рис.8.8. Вариант подключения входов выбора кристалла микросхем ОЗУ к адресной шине(а) и соответствующее ему распределение ад­ресного пространства (б)

Если исключить из схемы инвертор, вход ВК1 микросхемы DS1

подключить к линии А15, а вход ВК1* микросхемы DS2—к линии А14 (рис.8. 8, а), то получим распределение адресного пространст­ва, приведенное на рис.8.8,б.

Первые 16К адресов (область 00) соответствуют одновремен­ному выбору микросхем DS1 и DS2. При чтении одновременный выбор этих микросхем недопустим. Это связано с тем, что возможна одновременная выдача «противофазной» информации (например, нулей из микросхемы DS1 и единиц из микросхемы DS2) в общую шину данных. Такая выдача приводит к электрической перегрузке выходных каскадов микросхем ОЗУ, и они могут выйти из строя. Однако режим записи в область 00 допустим (перегрузок не возни­кает). При этом одна и та же записываемая информация попадает в одноименные ячейки микросхем DS1 и DS2.