23. Охарактеризуйте виды задержек логической схемы.

• Задержка распространения – задержка между подачей входных сигналов на логический элемент и появлением корректного сигнала на выходе.

• Задержка переднего фронта и задержка заднего фронта – это задержки, связанные с переходными процессами, когда сигнал изменяет свое значение (либо нарастает, либо спадает).

24(!). Опишите и охарактеризуйте способы изображения состояния неопределенности логического элемента.

Эффективным средством анализа переходных процессов в схемах являются временные диаграммы. При их построении состояние неопределенности изобра­жают одним из двух способов, которые показаны для элемента И (рис. 2а). Изо­бражение на рис. 2б строже, но менее наглядно; изображение на рис. 2в нагляд­нее, но может быть спутано с состоянием высокого импеданса элемента, имеюще­го три состояния выхода.

Рисунок 2.- Способы изображения состояния неопределенности логического элемента а – логический элемент 2И; б, в – первый и второй способы изображения состояния неопределенности

Линии со стрелками обозначают причинно-следственные отношения в це­почке переключений. Линия начинается на фронте, который непосредственно вы­зывает переключение рассматриваемого элемента и оканчивается стрелкой на фронте выходного сигнала этого элемента.

25(!). Охарактеризуйте временные диаграммы переходных процессов логических элементов.

Эффективным средством анализа переходных процессов в схемах являются временные диаграммы. При их построении состояние неопределенности изобра­жают одним из двух способов, которые показаны для элемента И (рис. 2а). Изо­бражение на рис. 2б строже, но менее наглядно; изображение на рис. 2в нагляд­нее, но может быть спутано с состоянием высокого импеданса элемента, имеюще­го три состояния выхода.

Рисунок 2.- Способы изображения состояния неопределенности логического элемента

Линии со стрелками обозначают причинно-следственные отношения в це­почке переключений. Линия начинается на фронте, который непосредственно вы­зывает переключение рассматриваемого элемента и оканчивается стрелкой на фронте выходного сигнала этого элемента. Наличие таких указателей заметно об­легчает понимание работы сложных схем.

На рис. 3а показан фрагмент схемы и варианты начертания временных диа­грамм переходных процессов. Здесь и в дальнейшем для обозначения выходного сигнала элемента используется номер самого элемента.

Диаграмма на рис.3б иг­норирует переходные процессы в элементах и схеме. Такие диаграммы применя­ют, когда основной целью является иллюстрация логических и причинно-следственных отношений, а длительностью переходных процессов по сравнению с интервалами между поступлением сигналов можно пренебречь.

Диаграмма рис. 3г учитывает состояния неопределенности элементов в со­ответствии с (1). Она достаточно строго моделирует поведение схемы при любых комбинациях задержек, допускаемых паспортами элементов. Полезно сравнить диаграммы на рис. 3 в и г, обращая внимание на их расхождения, причиной кото­рых является общность диаграммы г и частность диаграммы в.

Рисунок 3. - Временные диаграммы переходных процес­сов:

а - фрагмент схемы; б, в, г - изображение переходных процес­сов; б - без учета задержек элементов, в - в предположении, что за­держки максимальны; г - с использованием состояния неопределен­ности

26. Раскройте понятие гонок в логических схемах.

Пусть в тракте чет - четное число инверторов, а в тракте нечет - нечетное.

При достаточно большой разности Тчет и Тнечет помеха будет иметь длительность, во много раз превышающую время переключения элемента, и амплитуду, равную номинальному сигналу. Это уже полноценный логический сигнал, на который могут реагировать последующие элементы. Если выход схемы подключен к запоминающему элементу (триггеру), то помеха может запомниться, и будет влиять на последующие процессы в устройстве. Если выход схемы подан в качестве обратной связи на вход, там появится непредвиденный сигнал, который может вызвать непредвиденное повторное срабатывание этой же схемы.

Описанное явление называют гонками или состязаниями (races). Два сигнала идут разными путями, и схема может реагировать на них по-разному (верно или неверно) в зависимости от того, какой сигнал выиграет гонку.

Распространены три метода борьбы с гонками: введение тактирования, построение противогоночных схем и учет минимального времени задержки.

1. Наиболее универсальным, эффективным и поэтому широко используемым методом борьбы с гонками является тактирование, основная суть которого заключается в том, что по всему цифровому устройству разводится единая система тактирующих (синхронизирующих) сигналов.

2. Противогоночные схемы — это схемы, построенные так, что в них если и возникают, то только неопасные гонки, то есть такие, при которых отсутствует риск появления на выходе сигналов, не предусмотренных логическим выражением. Примером неопасной гонки может служить гонка фронта по двум трактам, в каждом из которых содержится четное (или в каждом нечетное) число инверторов и которые объединяются на выходах элементом ИЛИ: кто бы ни выиграл гонку, результат все равно будет верный, изменится лишь задержка его получения.

3. Учет минимального времени задержки. Если известно минимально возможное время задержки элемента, то во многих практически важных случаях можно постулировать отсутствие гонок.

Существует также понятие «гонки по входу». Гонки по входу возникают, когда ветвящийся сигнал поступает на элементы, имеющие разброс по уровню срабатывания (рис. 2а), а фронт этого сигнала излишне пологий (рис. 2б). Если длительность фронта входного сигнала заметно больше времени срабатывания элементов, то где-то в середине фронта будет существовать отрезок времени, когда с точки зрения одного элемента входной сигнал уже равен 1, а с точки зрения другого - еще равен 0. Элементы будут реагировать на один и тот же сигнал как на два различных, а такая ситуация при проектировании схемы ее алгоритмом не предусматривается. В результате схема в течение этого времени может выработать ложные сигналы.

Рисунок 2 – Гонки по входу: иллюстрация условий их возникновения