Добавил:
ivanov666
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Электроника. Лабораторный практикум. В 2 частях. Ч.1. Учебное пособие
.pdf
Таблица 24
+5 В
Выход
+5 В
Выход
А
В
Вход
Сигн.
лампа
(выход)
Сигн.
лампа
(выход)
В
Логические элементы и их описание
Логический элемент Таблица истинности Аналогия с переключателем Аналогия с транзистором
«НЕ» (инверсия)
Вкл. = 1
Выкл. = 0
–
0 1
Вход Выход
Вход Выход
Вкл. = 1
А
Выкл. = 0
–
«И» (конъюнкция)
1 0
0 0 0
0 1 0
1 0 0
A B Выход
Выход
А
В
1 1 1
Выход
А
В
Вход Выход
91
Продолжение табл. 24
«И–НЕ» (элемент Шеффера)
+5 В
+5 В
Выход
Выход
+5 В
А
В
А
В
Сигн.
Сигн.
лампа
А
Вкл. = 1
(выход)
В
Выкл. = 0
–
лампа
(выход)
В
А
Вкл. = 1
Выкл. = 0
–
«ИЛИ» (дизъюнкция)
92
Логический элемент Таблица истинности Аналогия с переключателем Аналогия с транзистором
0 0 1
0 1 1
1 0 1
A B Выход
Выход
А
В
1 1 0
Выход
А
В
0 0 0
0 1 1
1 0 1
A B Выход
Выход
А
В
1 1 1
Выход
А
В
+5 В
Выход
Окончание табл. 24
+5 В
«ИЛИ–НЕ» (элемент Пирса)
A B Выход
А
В
Сигн.
лампа
(выход)
В
А
– –
– –
“ИЛИ”»
“ИЛИ–НЕ”»
«Исключающее
0 0 1
1 0 1
1 1 0
0 1 0
1 0 0
A B Выход
1 1 1
0 0 1
Вкл. = 1
Выкл. = 0
–
0 1 0
1 0 0
1 1 0
«Исключающее
A B Выход
0 0 0
0 1 1
Логический элемент Таблица истинности Аналогия с переключателем Аналогия с транзистором
Выход
Выход
Выход
А
В
А
В
Выход
А
Выход
В
А
В
А
Выход
В
А
В
93
8.2. Описание лабораторного модуля
Работа проводится на лабораторном модуле «Логические элементы и триггеры», лицевая панель которого изображена на рис. 54.
В работе исследуются простейшие комбинационные логические
схемы типа «И–НЕ», «И», «ИЛИ–НЕ», «ИЛИ», «НЕ», «Исключающее “ИЛИ”», внутренняя структура которых построена на основе
КМОП-логики (комплиментарная структура «металл–окисел–полупроводник»).
Источник «Уровень логический» предназначен для формирования логических сигналов высокого «1» и низкого «0» уровней.
Включение соответствующих сигналов осуществляется при помощи
тумблеров SA1 и SA2. С помощью светодиодов осуществляется
индикация сигналов, соответствующих логической «1».
Генератор «Импульс одиночный» формирует одиночные импульсы с положительной (
) и отрицательной ( ) полярно-
стью. При нажатии на кнопку
SB1 на выходе генератора, находящемся в состоянии «0», вырабатывается сигнал логической
«1», а при нажатии на кнопку
SB2 – сигнал логического «0».
С помощью светодиодов осуществляется индикация сигналов логической «1».
«Генератор импульсов» предназначен для образования последовательности прямоугольных
импульсов с частотами 0,1 кГц;
0,2 кГц и 1,6 кГц.
Устройства коммутации
Рис. 54. Модуль логических
элементов и триггеров
(с выделением используемых
в ходе лабораторной работы
блоков)
(тумб леры, кнопки) предназначены для подключения входных
цепей исследуемых схем к соответствующим гнездам. Органы
94
управления и индикации объединены в функциональные группы
иснабжены надписями на лицевой панели (см. рис. 54).
8.3. Методические указания по выполнению лабораторной работы
Необходимо составить таблицу истинности ЛЭ «И–НЕ». Соберите схему, представленную на рис. 55, подключив выходы гнезд
«Уровень логический» к соответствующим входам ЛЭ «И–НЕ».
Включите тумблер «Питание». Задавая различные комбинации
входных логических сигналов (Х1, Х2) тумблерами SA1 и SA2, фиксируйте по светодиоду выходной сигнал Y логического элемента.
Составьте таблицу истинности исследуемого элемента. Результаты
занесите в табл. 25. Выключите тумблер «Питание»!
Проверку работы ЛЭ «И–НЕ» осуществляют подключением
выходных гнезд «Генератора импульсов» с частотой 0,1 кГц и 0,2кГц
к «Входу 1» и «Входу 2» ЛЭ соответственно (см. рис. 55). Далее включите тумблер «Питание». Зарисуйте временные диаграммы сигналов
на входах и выходе ЛЭ, для этого переведите осциллограф в режим
внешней синхронизации EXT, соединив вход осциллографа TRIG
IN с гнездом «Генератора импульсов» 0,1 кГц. Затем вход осциллографа СН1 подключите ко «Входу 1» элемента «И–НЕ», авход осциллографа СН2 – ко «Входу 2» элемента (корпус осциллографа «⊥»
соедините с общей точкой модуля). Для увеличения числа входов
элемента «И–НЕ» используйте коннекторы. Сохраните на внешнем
носителе входные сигналы. Переключите вход осциллографа СН2
к «Выходу» элемента «И–НЕ» и сохраните на внешнем носителе
выходной сигнал. Выключите тумблер «Питание»!
Уровень логический
«1»
«0»
«1»
«0»
Рис. 55. Схема соединений для исследования логического
SA1
SA2
X1
X2
элемента «И–НЕ»
Вход 1
Вход 2
«И – НЕ»
&
Y
Выход
95
”
Таблица 25
Результаты экспериментальных исследований
Y
X1 X2
«И–НЕ» «И» «ИЛИ–НЕ» «ИЛИ»
0 0
1 0
0 1
1 1
«НЕ»
(для X1)
«Исключа-
ющее
“ИЛИ”»
По аналогии выполните экспериментальные исследования для
логических элементов «И», «ИЛИ–НЕ», «ИЛИ», «НЕ», «Исключающее “ИЛИ”».
8.4. Содержание отчета
Отчет выполняется СТРОГО индивидуально и должен содержать
следующие пункты:
1. Наименование и цель работы.
2. Принципиальные электрические схемы для выполненных
экспериментальных исследований.
3. Результаты экспериментальных исследований, помещенные
в соответствующие таблицы.
4. Обработанные осциллограммы.
5. Выводы по работе.
Контрольные вопросы
1. Какие виды логики вы знаете?
2. Назовите основные преимущества и недостатки КМОП-логики по
сравнению с ТТЛ.
3. Какие логические элементы исследуются в данной работе и к какому
виду логики они относятся?
4. Перечислите основные параметры ЛЭ.
5. Приведите структурную схему ЛЭ «2И–НЕ» на основе ТТЛ и
КМОП-логики.
96
6. Составьте таблицы истинности для ЛЭ «И–НЕ», «И», «ИЛИ–НЕ»,
«ИЛИ», «НЕ», «Исключающее “ИЛИ”».
7. Начертите схемные обозначения трехвходовых ЛЭ «И–НЕ», «И»,
«ИЛИ–НЕ», «ИЛИ», «НЕ», «Исключающее “ИЛИ”».
8. Можно ли использовать ЛЭ «Исключающее “ИЛИ”» в качестве
элемента «НЕ»? Если да, то как; если нет, то почему.
9. Как составить таблицу истинности ЛЭ в лабораторной работе?
10. Как снять временные диаграммы входных и выходного сигналов ЛЭ
с помощью осциллографа в лабораторной работе?
11. Начертите принципиальную схему, реализующую логическую функ-
цию «Равнозначность», составьте таблицу истинности и состояний ЛЭ.
12. Начертите принципиальную схему, реализующую логическую функ-
цию «Неравнозначность», составьте таблицу истинности и состояний ЛЭ.
9. ЛАБОРАТОРНАЯ РАБОТА № 7 «ИССЛЕДОВАНИЕ
ПОСЛЕДОВАТЕЛЬНОСТНЫХ ЦИФРОВЫХ
ИНТЕГРАЛЬНЫХ МИКРОСХЕМ»
Цель работы. Изучение работы триггеров и двоичного асинхрон-
ного суммирующего счетчика в интегральном исполнении.
9.1. Краткие теоретические сведения
Зависимость выходного сигнала не только от мгновенного сигнала
на входе логических переменных, но и от тех значений переменных,
которые действовали на входе в предыдущий момент времени является ключевой особенностью последовательностных логических
устройств. Для этого необходимо, чтобы логическое устройство
обладало памятью. Функцию запоминания значений логических
переменных в цифровых схемах выполняют триггерные элементы.
Триггером называется устройство, способное формировать два
устойчивых значения сигнала и скачкообразно изменять эти значения под действием внешнего управляющего сигнала. Данное
свойство позволяет применять триггер в качестве элемента памяти.
Основой триггеров является бистабильная ячейка (рис. 56). Данная
ячейка имеет только два устойчивых состояния «0» и «1». Триггер
установлен в единичное состояние, когда на его выходе появляется
97
напряжение высокого уровня, в ином
Q
1
случае триггер считается сброшенным.
По моменту реакции на входной сигнал триггеры подразделяют на асинхронные и синхронные. Асинхронный триггер
изменяет свое состояние непосредствен-
1
Q
но в момент изменения сигнала на его
информационных входах, а синхронный
Рис. 56. Схема
реализации
бистабильной ячейки
триггер изменяет свое состояние лишь в
определенные моменты времени, соответствующие действию активного сигнала на
его входе синхронизации, и не реагирует на любые изменения информационных сигналов при пассивном значении сигнала на входе C.
По типу используемых входов различают RS-, D-, T-, JK-триггеры.
Входы триггеров:
– R – раздельный вход сброса триггера;
– S – раздельный вход установки триггера;
– K – вход сброса универсального триггера;
– J – вход установки универсального триггера;
– T – счетный вход триггера;
– D – информационный вход переключения триггера в состоя-
ние, соответствующее логическому уровню на этом входе;
– C – вход управления или синхронизации.
Кроме представленных входов некоторые триггеры могут иметь
вход V, который блокирует работу триггера, и он сколь угодно долго
может сохранять ранее записанную в него информацию.
По виду активного логического сигнала, действующего на информационных входах, триггеры различают на статические (управ-
ляемые уровнем) и динамические (управляемые перепадом входного
сигнала). При этом сами входы могут быть прямыми и инверсными.
УГО и реализация на ЛЭ асинхронного RS-триггера с прямыми
входами показаны на рис. 57. Асинхронным он называется потому,
что меняет свое состояние в момент подачи входного сигнала на входы S и R. Временная диаграмма, поясняющая работу RS-триггера
с прямыми входами, представлена на рис. 58. В табл. 26 представлены
98
1
R
S
T
Q
Q
R
Рис. 57. Условное графическое обозначение
RS-триггера с прямыми входами
и его реализация на базе логических
Q
элементов
1
S
Q
состояния асинхронного RS-триггера с прямыми входами.
УГО и реализация на ЛЭ
асинхронного RS-триггера с инверсными входами показаны на
рис. 59. Временная диаграмма,
поясня ющая работу RS-триггера с
инверсными входами, представлена на рис. 60, состояния асинхронного RS-триггера с инверсными
входами – в табл. 27.
В отличие от RS-триггера
JK-триггер не имеет запрещен-
S
t
R
t
Q
t
Q
t
Рис. 58. Временная диаграмма,
поясняющая работу
асинхронного RS-триггера
с прямыми входами
ных комбинаций входных сигналов. JK-триггеры могут быть как
асинхронными, так и синхронными. Обычно JK-триггеры делаются
Таблица 26
Таблица состояний асинхронного RS-триггера с прямыми входами
S R Q Q Примечание
0 0 Q
0 1 0 1 Установка «0»
1 0 1 0 Установка «1»
1 1 – – Запрещенное состояние
i – 1
Q
i – 1
Хранение
99
&
S
S
T
Q
Q
R
Q
&
R
Рис. 59. Условное графическое обозначение
RS-триггера с инверсными входами и его
реализация на базе логических элементов
S
t
R
t
Q
t
Q
t
Рис. 60. Временная диаграмма, поясняющая
работу асинхронного RS-триггера
с инверсными входами
Q
Таблица состояний асинхронного RS-триггера с инверсными входами
S R Q Q Примечание
0 0 – – Запрещенное состояние
0 1 0 1 Установка «1»
1 0 1 0 Установка «0»
1 1 Q
i – 1
Q
i – 1
Хранение
100
Таблица 27
Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]