Добавил:
ivanov666
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Схемотехника цифровой электроники. Лабораторный практикум
.pdf
Лабораторная работа 6
0
ii
i
ИССЛЕДОВАНИЕ МУЛЬТИПЛЕКСОРОВ
И ДЕШИФРАТОРОВ
Цель работы:изучениепринциповорганизациитиповыхфункци-
ональныхузловкомбинационноготипа:мультиплексоровидешифраторов.Изучениеметодовреализациилогическихфункцийнамультиплексорахи дешифраторах.Получениенавыковв сборке,наладке и
исследованиисхем.
Принципы организации мультиплексоров
и дешифраторов. Методика реализации логических
функций на мультиплексорах и дешифраторах
Мультиплексором называетсякомбинационноеустройство,предназначенноедлякоммутациивзаданномпорядкесигналовснесколькихвходныхшиннаоднувыходнуюшину.Спомощьюмультиплексораосуществляетсявременноеразделениеинформации,поступающей
поразнымканаламкодномуприемнику.
Входымультиплексораделятся на информационные,адресныеи
разрешающие (стробирующие). На информационные входыподается информация, передаваемая на выход мультиплексора. Адресные
входы обеспечивают выбор нужного информационного входа, а на
разрешающий вход подается стробирующий сигнал, позволяющий
подключить выбранный входна один общий (реже два – прямой и
инверсный) выход. Число информационных и адресных входов взаимосвязано.Есличислоадресных входовравно m,тос их помощью
можнокоммутировать2
ционныхвходовможетбытьравно2m.
Разрешающий вход, как правило, один, а если их несколько, то
сигнална выходемультиплексорапоявитсятолькопри наличии разрешающих сигналов на всех стробирующих входах.Наличие разрешающихвходовпозволяетсинхронизироватьработумультиплексора
сработойдругихузлов,атакженаращиватьегоразрядность.
Работамультиплексораописываетсяследующимлогическимуравнением
m
каналов,т.е.максимальноечислоинформа-
m
21
−
F DS
=
∑
=
,
51
гдеDi–входнойсигналнаi-минформационномвходемультиплексора;
Si–i-йминтерм,образованныйпеременныминаадресныхвходах;
E–стробирующийсигнал.
Из уравнения (6) следует,что структурамультиплексора состоит
m
из2
конъюнкторов(схемИ),каждыйиз которыхимеетmадресных
входов,поодномуинформационномуистробирующемувходу,и одногодизъюнктора(схемыИЛИ),объединяющего2mвыходовконъюнкторов.Выходдизъюнктораявляетсявыходоммультиплексора.
a б
Рис.6.1.Условныеграфическиеобозначениямультиплексора
поГОСТ–аивсистемеDIN–б
На рис. 6.1 приведеныусловные графические обозначения интегральных микросхем(ИС)мультиплексорапо ГОСТ(а) и в системе
DIN,котораяприменяется впрограмме моделированияэлектронных
схемElectronics Workbench 5.0 (б).Вовторомвариантепринятысле-
дующиеобозначениясигналов:D0,...,D7–информационныевходы;
A,B,C–адресныевходы;G´–сигнал разрешения (инверсный);Y–
прямойвыход;W–инверсныйвыход.
Мультиплексоры, выпускаемые в виде отдельных ИС, имеют
ограниченноечислоинформационныхвходов(неболее16).Дляувеличения числа входов мультиплексоры наращивают объединением
нескольких мультиплексоров в пирамидальную (древовидную) или
параллельнуюсхему.
Пирамидальныесхемыизинтегральных мультиплексоровстроятсяпокаскадномупринципу.Числокаскадовопределяетсятребуемым
числомвходовпроектируемогомультиплексораичислом входовреальныхмикросхеммультиплексоров.
52
На адресные входы мультиплексоров первого каскада подаются
младшиеразрядыкодаадреса. Выходымультиплексоровпервогокаскадаподаютсянаинформационныевходымикросхемвторогокаскада.НаадресныевходыИСвторогокаскадаподключаютсяследующие
постаршинствуразряды кодаадреса. Впоследнем каскадеоказывается одна ИС мультиплексора, на информационные входы которой
подключаются выходы всех мультиплексоров предыдущего яруса,
анаадресные –старшиеразряды кодаадреса. При наличиистробирующихвходоввсе они объединяются общейшиной. Недостатками
пирамидальныхструктурявляютсяповышенныйрасходмикросхеми
снижениебыстродействия.
Если ИС мультиплексораимеет разрешающийвход,то за счетего
использования как информационного можно нарастить разрядность,
включаяотдельныемикросхемыпараллельно. КромеИС мультиплексоров,требуетсядешифратор.Вэтомслучаеразрешающиевходывсех
мультиплексоров подключаются к выходам дешифратора, на входы
которогоподаютсястаршиеразрядыкодаадреса,авыходывсехмультиплексоров объединяются через схему ИЛИ. Быстродействие таких
мультиплексоровсущественновышеинезависитотразрядности.
Мультиплексорымогутиспользоватьсянетолькокаккоммутаторы
информационныхканалов,но идля других целей.Одна из перспективных областей их использования – реализация комбинационных
логическихсхем,аврядеслучаевипоследовательностныхцифровых
устройств. На мультиплексоре можно реализовать любую логическуюфункцию,содержащуюдоm переменных,гдеm – числоадресныхвходов.
При реализации логической функции m переменных на мультиплексоре,имеющем m адресных входов,на информационныевходы
Diподаютзначения«0»или«1»согласнозначениямфункциинадан-
номнаборе.Наадресныевходыпоступаютвходныепеременныереализуемойфункциивсоответствиисуравнением(6):
А0=x
гдеx
–логическиепеременные;Аi–адресныевходымультиплексора.
i
ПустьF(x
, x1,…, x
0
,А1=x1,…,А
0
,xm)–некотораяпереключательнаяфункция.
m–1
m–1
=x
m–1
,
Всоответствии с теоремойШеннона разложим функцию F попеременнойxm:F(x0, x1,…, x
x
,1).
m–1
,xm)= F(x0, x1,…, x
m–1
,0) ∨F(x0, x1,…,
m–1
53
ПодфункцииF(x0, x1, …, x
m
m
x
i-мнаборе переменных(x0, x1,…, x
переменной x
либоравныееинверсии
,тоестьравны«0»или«1»,либоравны значениюxm,
m
x
Если значение заданнойфункции F(x0, x1, …, x
борепеременных(x0,x1,…,x
,0) и F(x0,x1, …, x
m–1
)либо независят отзначения
m–1
,1) на каждом
m–1
.
, xm) на i-м на-
m–1
)независитотаргументаxm,тонаi-й
m–1
информационныйвходподаетсяконстанта«0»или«1»,еслижезависит,тонасоответствующийвходподаетсялибосигналсамойпере-
меннойx
,либоееинверсии
m
.
Вслучаереализациифункцииотбольшего,чемm +1,количества
переменныхприбегаютк специальнымметодамрасширенияколичествавходов.
Двоичными дешифратораминазываютсякомбинационныелогические устройства,имеющие n входов(X
, F1, F2, …, F
(F
0
), в которыхкаждому состоянию выходоводно-
N–1
, X1, ..., X
0
) и N выходов
n–1
значносоответствуетоднаизвозможныхкомбинацийдвоичных сигналовнавходах.Еслинавходыдешифратораподаетсяn –разрядное
двоичноечисло, тонаодномизеговыходоввырабатываетсясигнал
единицы (нуля), а на остальных выходах сохраняется сигнал нуля
(единицы).Максимальноечисловыходовдешифратораопределяется
n
величинойN =2
Дешифраторназывается полным, если N =2
n
.
N <2
.
n
, и неполным, если
Взависимости от способаструктурнойреализации этих функций
различают матричные и пирамидальные дешифраторы. Быстродействиедешифратораопределяетсясуммарнымвременемзадержкипоследовательновключенныхлогическихэлементовизависит отколичестваступенейдешифратора.
Схема матричного дешифратора строится на основании выражений(2),такчтокаждоеуравнениесистемыреализуетсяотдельнымлогическимэлементом.Припостроениинеполныхматричныхдешифратороввозможноупрощениеотдельныхпереключательныхфункций.
Припостроенииматричногодешифраторанабольшоечисловходных переменных могут возникнуть трудности с реализацией схемы
из-заограничениячисла входовулогических элементов,количества
логических элементов накристалле внутрикорпусаИС, а такжеколичествавнешнихвыводовИС.
Нарис.6.2приведеныусловныеграфическиеизображенияИСдешифраторапонормамГОСТ:спрямымивыходамиипрямым сигна-
54
ломразрешения(а)исинверснымивыходнымисигналамииинверснымсигналомразрешения(б).
На рис. 6.3 приведены условные графические изображения ИС
дешифраторавсоответствиисо стандартомDIN:спрямымивыходами (а) и с инверсными выходнымисигналами (б). В схемерис. 6.3,
а имеетсятривходаразрешения:одинпрямой (G1) и дваинверсных
(G2A’иG2B’).
а б
Рис.6.2.УсловныеграфическиеизображенияИСдешифратора
понормамГОСТ
а б
Рис.6.3.УсловныеграфическиеизображенияИСдешифратора
постандартуDIN
Длянаращиванияразрядностималоразрядныхдешифраторовприменяютсясхемыпирамидальноготипа.Особенностью такогосхемотехнического построения является то, что входное многоразрядное
словоделится надва«поля». Поле младшихразрядов соответствует
числувходовимеющихсядешифраторов.Оставшееся поле разрядов
используетсядляформированиясигналовразрешенияработыодного
издешифраторов,декодирующихполемладшихразрядов.
55
Дешифраторы могут использоваться не только как преобразователи
n
x
двоичногокодавунарныйкодтипа«1 изN»,ноидляреализациикомби-
национныхлогическихсхем.Надешифраторесовместносдополнительными логическими элементами можнореализовать любую логическую
функцию,содержащуюдоn переменных,гдеn–числовходов.Всамом
деле, схема дешифратора формирует N всех возможныхминтермов от
n входныхпеременных. Тевыходы,которыесоответствуютединичным
значениям заданной логической функции, необходимо объединить по
схемеИЛИ и получится реализация функции в СНДФ. При практической реализации устройства следует учитывать, что базовыми логическими элементами существующих серий являются многовходовые элементытипаИ-НЕлибоИЛИ-НЕ.Выбираядешифраторыспрямымиили
инверснымивыходами,можноминимизироватьаппаратныезатраты.
Вслучаекогдачислопеременныхn +1превышаетнаединицуко-
личествовходовдешифратораn,ипеременнаяx
влияетназначения
n
заданной функции, можно применить различные схемные решения.
Одно из них заключается в использовании двух ИС дешифратора:
одна из них стробируется по разрешающему входу сигналом
вторая–сигналомx
.
n
, а
Рис.6.4.Реализацияработыдешифратора
1. Разработка схемы и исследование логического устройства
на базе мультиплексора
Разработатьустройствонабаземультиплексора«8→1»дляреали-
зации логической функции, истинной на наборах четырех переменныхx3x2x1x0,десятичныеномеракоторыхдляразличныхвариантов
указанывтабл.6.1,собратьегоипроверитьфункционирование.
56
Нарис.6.4приведенпример схемы,которуюнеобходимособрать
нарабочемполепрограммыэлектронногомоделированияElectronics
Workbench.Комбинации входного кода генерирует двоичный счетчик (ИС общего назначения серии ТТЛШ), который выбирается из
магазинаDigitalвсекцииCNT.ВсвойствахсчетчикаустановитьбиблиотекуttlимодельLS(ТТЛШ).
НавходCKAсчетчикаподаютсятактовыесигналыотгенератора
прямоугольных импульсов. ВыходысчетчикаA, B, C, D служат источникомдвоичногокода:x
, x1, x2, x3соответственно.Если устано-
0
витьчастотутактовыхимпульсов1кГц,тодлительностьодноготактасоставляет1мс,аполныйцикл–16мс.
В качестве мультиплексора выбрать в магазине Digital в секции
MUX ИСобщегоназначенияGeneric 1-of-8.
Исследованиеработылогическогоустройствапроизводитсяс помощью логического анализатора Logic Analyzer и осциллографа
Oscilloscope измагазинаинструментовInstruments.
Логический анализатор функционирует как многоканальный осциллограф.Он развертывает на своемэкране временныедиаграммы
прямоугольныхлогическихсигналов:входныхпеременных x
ивыходногосигналаустройстваF.
x
3
,x1,x2,
0
Передначаломмоделированиявыполнитьследующиеустановкив
блокеClock Set... напанелианализатора:
Clock Mode–Internal (задаетвнутреннийрежимзапускаотсамих
исследуемыхсигналов);
Internal clock rate –8кГц(частотатактовыхимпульсов);
Threshold voltage (V) –1,3(порогсрабатыванияанализатора).
Остальные установки оставить по умолчанию и нажать кнопку
Accept.
Запуститьпрограммумоделированияи,когданаэкранеанализатора заполнятся диаграммы напряжений,остановить процесс моделированиякнопкойPause.ВыбратьподходящиймасштабпоосивремениспомощьюустановкиClocks per division,такчтобынаразвертке
укладывалсяполныйциклработыустройства.
Разработка схемы логического устройства
на базу мультиплексора
Выполнитьиндивидуальныйвариантзаданияизтабл.6.1.
Зарисовать для отчета временные диаграммы сигналов на всех
входахивыходеустройства.Вывести на экран осциллографаосцил-
57
лограммы напряжений старшей переменной и выходного сигнала
( )
1234 3 4 34
устройства.
Таблица 6.1
Варианты индивидуальных заданий
Вариант
1 0,1,2,3,12,13,14,15 12 0,1,3,4,5,7,8,12
2 0,1,2,3,8,9,10,11 13 0,1,3,4,5,7,9,13
3 0,1,2,3,4,8,12 14 0,1,3,4,5,7,11,15
4 0,1,2,3,5,9,13 15 0,1,2,3,4,8,9,10,11,12
5 0,1,2,3,6,10,14 16 5,7,8,9,10,11,13,15
6 0,1,2,3,7,11,15 17 1,3,4,5,12,14
7 0,4,5,6,7,8,12 18 6,7,8,9,13,15
8 1,4,5,6,7,9,13 29 1,4,5,9,12,13
9 3,4,5,6,7,11,15 20 1,5,7,15
10 2,4,5,6,7,10,14 21 0,1,2,3,4,5,6,10,14
11 0,4,8,12,13,14,15 22 2,3,5,6,7,8,9,13,15
Десятичныеномера
наборовx
,x2,x1,x
3
0
Вариант
Десятичныеномера
наборовx
,x2,x1,x
3
0
Пример разработанной схемы, для реализации логической функ-
ции на базе мультиплексора «8→1», истинной на наборах четырёх
переменныхХ4,Х3,Х2,Х1,десятичные номера которых0,1,2,3, 12,
13,14,15.
МинимизированнаяфункцияспомощьюкартыКарно:
X4X3/X2X
1
00 1 1 1 1
01 0 0 0 0
11 1 1 1 1
10 0 0 0 0
00 01 11 10
ДаннаяостаточнаяфункциязависиттолькоотпеременныхХ3иХ4.
Еслипринять Х3одним из входныхпараметров наряду с Х1и Х2,то
можноперейтиксокращеннойтаблицеистинностифункцииF, котораявэтомслучаеназываетсяостаточнойF
58
F xxxx x x xx= +
ост
.
X
4
x
4
x
4
x
4
x
3
X
2
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
X
1
F
ост
x
4
x
4
x
4
x
4
Каквидно,полученнаяF
,зависиттолькоотпеременнойX4.Со-
ост
гласноэтомунижепредставленасобраннаясхемаданногоустройства
(рис.6.5).
Рис.6.5.Схемаустройстванамультиплексоре
Комбинациивходногокодагенерируетдвоичныйсчётчик.Навход
счётчика подаются тактовые сигналы от генератора прямоугольных
импульсов.Выходысчётчика служат источникомдвоичногокодаХ4
Х3,Х2,Х1соответственно.
Исследованиеработылогическогоустройствапроизводитсяс помощью логическогоанализатора. Результатработы схемыпредставленнарис.6.6.
59
Рис.6.6.Временнаядиаграммаустройстванамультиплексоре
2. Разработка и исследование схемы логического устройства
на базе дешифратора
1. Разработать устройство на базе трехразрядного дешифратора
«3→8»дляреализациилогическойфункции,истиннойнанаборахчетырехпеременных x3,x2,x1,x0,десятичныеномера которыхдля различныхвариантовуказанывтабл.6.2,собратьегоипроверитьфункционирование.
Таблица 6.2
Варианты индивидуальных заданий
Вариант
1 1,3,4,5,12,14 12 0,1,2,3,7,11,15
2 6,7,8,9,13,15 13 0,4,5,6,7,8,12
3 1,4,5,9,12,13 14 1,4,5,6,7,9,13
4 1,5,7,15 15 3,4,5,6,7,11,15
5 0,1,2,3,4,5,6,10,14 16 2,4,5,6,7,10,14
6 2,3,5,6,7,8,9,13,15 17 0,4,8,12,13,14,15
7 5,7,9,10,11,13,15 18 1,5,9,12,13,14,15
8 1,3,5,7,9,11,12,13,15 19 3,7,11,12,13,14,15
9 1,3,4,5,6,7,9,11 20 0,1,4,5,7,10,11,13,14,15
10 1,3,8,9,10,11,13,15 21 0,1,2,4,5,6,8,12
11 0,1,2,3,12,13,14,15 22 0,1,3,4,5,7,8,12
Десятичныеномера
наборовx3,x2,x1,x
0
Вариант
Десятичныеномера
наборовx3,x2,x1,x
0
2.Примерразработанногоустройстванабазетрёхразрядногодешиф-
ратора«3→8»для реализациилогическойфункции, истиннойна набо-
60
Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]