Добавил:
ivanov666
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Схемотехника цифровой электроники. Лабораторный практикум
.pdf
Рис.1.3.Реализациялогическойфункции
Рис.1.4.Реализациялогическойфункции
11
Логические элементы на униполярных транзисторах
БольшоераспространениевпоследнеевремяполучилиИСнаосновеполевыхтранзисторов(МОП-транзисторов).
Принципиальныеособенноститранзисторовэтоговидапозволяют
создатьэлементыиузлыцифровыхустройствсмалымпотреблением
мощности при высокой помехоустойчивости и нагрузочной способности.
Посравнениюсбиполярнымитранзисторамиониимеютменьшие
размеры,чтообеспечиваетбольшуюплотностьупаковкинаединице
площадикристаллаприболеепростойтехнологии.
МОП-транзисторы со встроенным каналомиспользуют при формированиианалоговыхсхем,аМОП-транзисторысиндуцированным
каналом–вцифровыхсхемахиКМОПИС.
КомплементарныйМОП-транзистор(взаимодополняющий)структурносостоитиздвухтранзисторовсканаламиpиnтипа,выполненныхнаоднойподложке.
Параметры ИС КМОП-структуры близки к идеальным: в статическом режиме они практически не потребляют мощности, имеют
очень большое входное и малое выходное сопротивления, высокую
помехозащищённость,большуюнагрузочнуюспособность,довольно
высокое быстродействие и хорошую температурную стабильность.
Этиструктуры обладают высокой плотностьюразмещения, чтообеспечиваетихприменениевосновномвБИС.
СовременныеИСнаКМОП-структурахустойчивоработаютвширокомдиапазонепитающихнапряженийот3до 15 В,чтопозволяет
питатьихотразныхисточников,атакжесопрягатьповходамивыходамиИСТТЛиОУ.ОсновнойнедостатокИСКМОПсравнительнос
ТТЛ–меньшеебыстродействие(f<3–5МГц).СравнительноневысокоебыстродействиенеявляетсяпринципиальнымсвойствомКМОПструктур – это временное явление, которое преодолевается по мере
совершенствованияконструкцииИСиихтехнологии.
Отечественной промышленностью налажено массовое производствонесколькихсерий ИС КМОП-структуры: 164, К176, К561,564,
764,765,К188,К537,К572,К587.
1. Собратьсхемы,представленныенарис.1.5–1.9.
2. Изучитьсхемы.
3. Составитьтаблицусостоянийпорезультатамкаждогоэкспери-
мента.
12
4. Потаблицеопределить,какуюлогическуюфункциюреализует
соответствующаясхема.
Рис.1.5.Реализациялогическойфункции
Рис.1.6.Реализациялогическойфункции
13
Рис.1.7.Реализациялогическойфункции
Рис.1.8.Реализациялогическойфункции
1. Подключить тестовые входныесигналы и с помощью логиче-
скогоанализаторапроанализироватьвыходнойсигнал.
2. По результатам анализа сделать выводо правильности работы
созданнойсхемы,если неправильно, то проверитьвозможныенеисправностисхемыилизановосоздатьее.
14
3. На базе данного элемента создатьсхему базового элемента на
двавхода.
4.Промоделироватьработу базового элемента иубедитьсяв пра-
вильностиегофункционирования.
Рис.1.9.Реализациялогическойфункции
Контрольные вопросы
1. Чтотакоелогическаяпеременнаяилогическийсигнал?
2. Какие значениямогутприниматьлогическая переменная ило-
гическийсигнал?
3. Чтотакоелогическаяфункция?
4. Можетлибытьлогическимсигналомуровеньнапряжения?
5. ВчемотличиеТТЛотТТЛШ?
6. ПараметрысигналоввТТЛиЭСЛ.
7. Провестисравнительныйанализвсехпредставленныхлогикпо
основнымфункциональнымпараметрам.
15
Лабораторная работа 2
ПОСТРОЕНИЕ И ИССЛЕДОВАНИЕ РАБОТЫ
ТРИГГЕРОВ
Цель работы: изучить принципы построения триггерных
устройствиисследоватьихработу.
Триггером называется устройство, имеющее два устойчивых состоянияиспособное под действием входногосигнала скачкомпереходитьизодногоустойчивогосостояниявдругое.Триггер–этопростейшийцифровойавтоматспамятьюиспособностьюхранить1бит
информации. В основе любого триггера находится регенеративное
кольцо из двух инверторов. Триггер имеет два выхода: прямой Q и
инверсный
няемых триггером.В настоящеевремя существуетнесколькоразновидностейтриггерныхсхем.
Поспособузаписиинформациитриггерыделятсянаасинхронные
(несинхронизируемые) и синхронные (синхронизируемые). У асинхронныхтриггеровзаписьинформации(переключениетриггера)происходит под действием информационных сигналов. Такие триггеры
имеюттолькоинформационные входы.У синхронных триггеровзаписьинформациипроисходитподдействиемразрешающихсигналов
синхронизации.
Синхронныетриггерыбывают:состатическимуправлениемзаписью,сдинамическимуправлениемзаписьюидвухступенчатые.
Синхронныетриггерысо статическимуправлениемзаписьюпринимаютинформационныесигналывсевремя,покадействуетимпульс
синхронизации.Следовательно,завремя действия импульсасинхронизациипереключениетриггера можетбытьмногократным.У таких
триггероввходC–статический.
Синхронныетриггерысдинамическимуправлениемзаписьюпринимаюттолькотеинформационныесигналы,которыебылинаинформационныхвходахкмоментуприходасинхронизирующегоимпульса.
УтакихтриггероввходC–динамический.
Синхронныедвухступенчатыетриггерысостоятиздвухступеней.
Запись информации в первую ступень производится с появлением
синхронизирующегоимпульса,а во вторую– после окончанияприходасинхронизирующегоимпульса.
Q .Числовходовзависитотструктурыифункций,выпол-
16
Следовательно, двухступенчатые триггеры задерживают выход-
= 0Q
=0Q
нуюинформациюнавремя,равноедлительностисинхронизирующегоимпульса.Такиетриггерыещеназываюттриггерамисвнутренней
задержкой.
В составе серий ТТЛ выпускаются микросхемы, содержащие RS-,
D-иJK-триггеры.Принятыследующиеобозначениявходовтриггеров:
S – вход установки триггера в единичное состояние по прямому
выходуQ(Set–установка);
R–входсбросатриггеравнулевоесостояниепопрямомувыходу
R(Reset–сброс);
НазначениевходовJиKтакоеже,какивходовSиR (установкаи
сброс).
D– информационныйвход(Data input).Нанего подается инфор-
мация,предназначеннаядлязаписивтриггер;
T –счетныйвход(Toggle–переключатель);
C–входсинхронизации(Clockinput).
RS-триггеры
RS-триггер – это триггер с раздельнойустановкой состоянийлогическогонуляиединицы(сраздельнымзапуском).ОнимеетдваинформационныхвходаSиR.ПовходуS-триггерустанавливаетсявсо-
стояниеQ=1(
),аповходуR–всостояниеQ=0(
).
а б
Рис.2.1.RS-триггеры:а–спрямымивходами;
б –синверснымивходами
17
АсинхронныеRS-триггеры являются наиболеепростыми. В каче-
1
стве самостоятельного устройства применяются редко, но являются
основойдляпостроенияболеесложныхтриггеров.Взависимостиот
логическойсхемыразличаютRS-триггеры с прямымииинверсными
входами. Их схемы и условные обозначенияприведены на рис. 2.1.
Триггеры такого типа построены на двух логических элементах: 2
ИЛИ-НЕ–триггерспрямымивходами(рис.2.1,а),2И-НЕ–триггер
синверснымивходами(рис.2.1,б).
Выходкаждогоизлогическихэлементовподсоединенкодномуиз
входовдругогоэлемента,чтообеспечиваеттриггерудваустойчивых
состояния.
Состояниятриггеровподвоздействиемопределеннойкомбинации
входныхсигналовприведенывтаблицесостояний(табл.2.1).
Таблица 2.1
Состояния триггеров
Входы Выходы
ЛогикаИ-НЕ ЛогикаИЛИ-НЕ
S R
n+1
Q
1nQ+
n+1
Q
1nQ+
0 0 Х Q
1 0 0 1 1 0
0 1 1 0 0 1
1 1 Q
n
n
Q
n
Х
n
Q
ВтаблицахQn(nQ )обозначеныуровни,которыебылинавыходах
триггерадоподачина еговходытакназываемыхактивныхуровней.
Активнымназываютлогическийуровень,действующийнавходелогическогоэлементаиоднозначноопределяющийлогическийуровень
выходного сигнала. Для элементов ИЛИ-НЕ за активный уровень
принимаютвысокийуровень–1,адляэлементовИ-НЕ–низкийуровень – 0. Уровни,подачакоторыхна один из входовне приводит к
изменениюлогическогоуровня,называют пассивными. УровниQ
nQ+
)обозначаютлогическиеуровнинавыходахтриггерапослепо-
(
n+1
дачиинформациинаеговходы.Длятриггераспрямымивходамипри
подаченавходкомбинациисигналовS=1,R=0навыходеполучим
n+1
=1(
Q
10nQ+
= ).Такойрежим называютрежимомзаписи логиче-
скойединицы.
18
РежимS=0,R=0называютрежимомхраненияинформации,так
0S
1R
1S
0R
1SR
0SR
какинформациянавыходеостаетсянеизменной.
Приподачевходныхсигналов S = 0,R =1, произойдетпереклю-
чение триггера, а на выходебудетQ
n+1
=0(
11nQ+
). Такойрежим
=
называют режимом записи логического нуля (режим сброса). При
S=R=1состояниетриггерабудетнеопределенным,таккаквовремя
действия информационных сигналов логические уровни на выходах
n+1
триггераодинаковы(Q
=1nQ+=0),апослеокончанияихдействия
триггерможетравновероятнопринятьлюбоеиздвухустойчивыхсостояний.Поэтомутакая комбинацияS=R= 1называетсязапрещенной.
Для триггера с инверсными входами режим записи логической
единицы реализуется при
нуля – при
= ,
= . При
= ,
= , режим записи логического
= = обеспечивается хранение ин-
формации. Комбинация входных сигналов
= = является запре-
щенной.
Программная реализация асинхронного RS-триггера в пакете
Electronics Workbench v.5.12(EWB).
Для ознакомления с принципом работы RS-триггера необходимо исследовать принципиальные схемы, представленные на
рис. 2.2 и 2.3.
Рис.2.2.Принципиальнаясхемадляисследованияработы
асинхронногоRS-триггера
Соберитесхемусогласнорис.2.3сприменениемгенератораслова
ипорезультатамработысоставьтетаблицуистинности.
19
Рис.2.3.СхемадляисследованияRS-триггера
Q
Получитетаблицуистинноститриггера,подаваянавходыразличныекомбинации(минимум их 6). Двойным щелчкомпо генератору
словоткрытьдиалоговое окно и занестинеобходимые слова.Установите адресначала(Initial) в 0000 и адрес конца (Final)в 0005
(для6 вариантов). Работать сгенератором слов нужно в пошаговом режиме (кнопка STEP).
Q
Результатызанестивтаблицу:
№п/п
Входы Выходы
R S Q
Дляполучениявременныхдиаграммсоберитесхему,представленнуюнарис.2.4,сприменениемгенератора слов (Word Generator) и
логическогоанализатора(LogicAnalyzer).
Рис.2.4.СхемавключенияRS-триггера
Активируйтедвойным щелчкомгенераторслов, откройте диалоговоеокноизадайте16слов,какпоказанонарис.2.5.Установитеадрес
20
Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]