Добавил:
ivanov666
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Сети радиодоступа. Ч.1. Учебное пособие
.pdf
121
коррекцией случайных ошибок в канале с многолучевостью и импульсными
помехами.
Устройство чередования смешивает кодовые символы в промежутке
нескольких длин блоков (для блочных кодов) или нескольких длин кодового
ограничения (для сверточных кодов). Требуемый промежуток определяется
длительностью пакета ошибок. Подробности структуры битового
перераспределения должны быть известны приемнику, чтобы иметь
возможность выполнить восстановление порядка битов перед декодированием.
На рисунке 5.1 показан простой пример чередования. На рисунке 5.1, а мы
можем видеть кодовые слова, которые еще не подвергались описанной
операции, от А до E. Каждое кодовое слово состоит из ABCDE кодовых
символов. Пусть наш код может исправлять однобитовые ошибки в любой 5-
символьной последовательности. Если промежуток памяти канала равен
длительности одного кодового слова, такой пакет длительностью в пять
символов может уничтожить информацию в одном или двух кодовых словах.
Тем не менее, допустим, что после получения кодированных данных кодовые
символы затем перемешиваются, как показано на рисунке 5.1, б. Иными
словами, каждый кодовый символ каждого кодового слова отделяется от своего
соседа на расстояние из пяти символьных периодов. Полученный поток затем
преобразуется в модулированный сигнал и передается по каналу. Как можно
видеть на рисунке 5.1, б, последовательные канальные пакеты ошибок
попадают на пять символьных промежутков, влияя на один кодовый символ
каждого из пяти исходных кодовых слов. Во время приема в потоке вначале
восстанавливается исходный порядок битов, так что он становится похож на
исходную кодированную последовательность, изображенную на рисунке 5.1, а.
Затем поток декодируется. Поскольку в каждом кодовом слове возможно
исправление одиночной ошибки, импульсная помеха или глубокое селективное
замирание не оказывают никакого влияния на конечную последовательность.
Идея чередования битов используется во всех блочных и сверточных
кодах, рассмотренных в данной главе. Обычно применяются два типа устройств
чередования — блочные и сверточные.
5.1.1 Блочное перемежение
Блочное устройство чередования принимает кодированные символы
блоками от кодера, переставляет их, а затем передает измененные символы на
модулятор. Блочное устройство чередования представляет из себя матрицу,
состоящую из триггерных ячеек, запись исходной информации в которую
производится в регистры сдвига по столбцам, а считывание производится из
регистров сдвига по строкам (рисунок 7.2). Как правило, перестановка блоков
завершается заполнением столбцов матрицы M строками и N столбцами
(MN) кодированной последовательности. После того как матрица
полностью заполнена, символы подаются на модулятор (по одной строке за
раз), а затем передаются по каналу.
122
A B C D
E
A1A2A3A4A
5
B1B2B3B4B5C1C2C3C4C
5
D1D2D3D4D
5
E1E2E3E4E
5
Исходные
кодирова
нные
слова
A
1
B1C
1
D
1
E
1
A
2
B2C
2
D
2
E
2
A
3
B3C
3
D
3
E
3
A
4
B4C
4
D
4
E
4
A
5
B5C
5
D
5
E
5
Слова
после
чередован
ия бит
X X X X X
Пакет
ошибок
а)
б)
Рисунок 5.1 – Пример чередования битов: а) исходные кодовые слова A, B, C,
D, E ; б) слова после чередования бит
В приемнике устройство восстановления выполняет обратные
операции; оно принимает символы из демодулятора, восстанавливает
исходный порядок битов и передает их на декодер. Символы поступают в
массив устройства восстановления по строкам, а считываются по столбцам. На
рисунке 7.3, а приведен пример устройства чередования с М = 5 строками и
N=5 столбцами. Записи в массиве отображают порядок, в котором 2 5
кодовых символов попадают в устройство чередования. Выходная
последовательность, предназначенная для передатчика, состоит из кодовых
символов, которые построчно считаны из массива, как показано на рисунке.
Ниже перечисляются наиболее важные характеристики такого блочного
устройства:
1. Пакет, который содержит меньше N последовательных ошибочных
канальных символов (пакет ошибок), дает на выходе устройства
восстановления исходного порядка символов ошибки, разнесенные между
собой, по крайней мере, на М символов.
2. Пакет из bN ошибок, где b> 1, дает на выходе устройства
восстановления пакет, который содержит не меньше
b
символьных
ошибок. Каждый из пакетов ошибок отделен от другого не меньше, чем
на М-
b
символов. Запись
b
означает наименьшее целое число, не
меньшее b:, а запись
b
– наибольшее целое число, не превышающее b.
3. Периодическая последовательность одиночных ошибок, разделенных N
символами, дает на выходе устройства восстановления одиночные
пакеты ошибок длиной М;
123
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
Запись
Считы
вание
Входные
биты
Выходные
биты
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
Запись
Считы
вание
1
2
1
2
П
1
П
2
1÷25,
51÷75,
101÷125,
и т.д.
26÷50,
76÷100,
126÷150,
и т.д.
Перемежитель 1
Перемежитель 2
Рисунок 5. 2 – Пояснение принципа работы блочного перемежителя
4. Прямая задержка между устройствами чередования и восстановления
равна приблизительно длительности 2MN символов. Если быть точным,
перед тем как начать передачу, нужно заполнить лишь M(N-1) + 1 ячеек
памяти (как только будет внесен первый символ последнего столбца
массива М
N). Соответствующее время нужно приемнику, чтобы начать
декодирование. Значит, минимальная прямая задержка будет составлять
длительность (2MN - 2М + 2) символов, не учитывая задержку на передачу
по каналу.
5. Необходимая память составляет MN символов для каждого объекта
(устройств чередования и восстановления исходного порядка). Однако
массив MN нужно заполнить (по большей части) до того, как он будет
считан. Для каждого объекта нужно предусмотреть память для 2MN
124
символов, чтобы опорожнить массив MN, пока другой будет
наполняться, и наоборот.
A
1
A
2
A
3
A
4
A
5
B
1
B
2
B
3
B
4
B
5
C
1
C
2
c
3
C
4
C
5
D
1
D
2
D
3
D
4
D
5
E
1
E
2
E
3
E
4
E
5
N=5 столбцов
M=5
строк
а)
A
1
A
2
A
3
A
4
A
5
B
1
B
2
B
3
B
4
B
5
C
1
C
2
С
3
C
4
C
5
D
1
D
2
D
3
D
4
D
5
E
1
E
2
E
3
E
4
E
5
б)
A
1
A
2
A
3
A
4
A
5
B
1
B
2
B
3
B
4
B
5
C
1
C
2
С
3
C
4
C
5
D
1
D
2
D
3
D
4
D
5
E
1
E
2
E
3
E
4
E
5
в)
Рисунок 5.3 – Блочное устройство чередования: а) устройство размером
M×N, б) четырехсимвольный пакет ошибок, в) семисимвольный пакет ошибок
При четырехсимвольном пакете ошибок (эти символы обведены кругами)
(рисунок 5.3 б), возникших в канале передачи, после восстановления исходного
порядка битов в приемнике, последовательность примет следующий вид
(рисунок 5.4 а).
A1 A2 A3 A4 A5 B1 B2 B3 B4 B5 C1 C2 C3 C4 C5 D1 D2 D3 D4 D5 E1 E2 E3 E4 E5 (а)
A1 A2 A3 A4 A5 B1 B2 B3 B4 B5 C1 C2 C3 C4 C5 D1 D2 D3 D4 D5 E1 E2 E3 E4 E5 (б)
Рисунок 5.4 Последовательность бит и ошибок на приемной стороне для
пакетов из четырех а) и семи б) битовых ошибок
1. Из рисунка видно, что для пакета из N < 5 символов, минимальное
расстояние, разделяющее символы с ошибками, равно M = 5, т.е. выполняется
первая характеристика блочного устройства чередования.
2. Для пояснения второй характеристики блочного устройства
чередования возьмем b = 1,4. При этом пакет ошибок в канале будет содержать
bN = 7 символов (рисунок 5.3, в). После того как в приемнике проведена
процедура восстановления исходного порядка символов, последовательность
примет вид, представленный на рисунке 5.4, б. Из этой последовательности
видно, что пакеты содержат не больше
1,4
= 2 символов подряд и разнесены,
по крайней мере, на
1,4 5 1 4M − = − =
.
125
3. Минимальная прямая задержка, вызванная использованием устройств
чередования (перемежения) символов на передающей стороне и устройства
обратного чередования (деперемежения) символов на приемной стороне,
составляет (2MN – 2M + 2) = 42 символьных интервала.
4. Требуемый объем памяти составляет 2 MN = 50 символов.
Как правило, параметры устройства перемежения, используемого
совместно с кодом с коррекцией одиночных ошибок, выбираются таким
образом, чтобы число столбцов N превышало ожидаемую длину пакета.
Выбираемое число строк зависит от того, какая схема кодирования будет
использована. Для блочных кодов М должно быть больше длины кодового
блока; для сверточных кодов М должно превышать длину кодового
ограничения. Поэтому пакет длиной N может вызвать в блоке кода (самое
большее) одиночную ошибку; аналогично в случае сверточных кодов в
пределах одной длины кодового ограничения будет не более одной ошибки.
Для кодов с коррекцией ошибок кратности t выбираемое N должно лишь
превышать ожидаемую длину пакета, деленную на t.
5.1.2 Сверточное чередование
Помимо блочных устройств перемежения, используются с верточные
устройства перемежения. Схема одного из таких устройств представлена на
рисунке 5.5.
J
2J
(N-2)J
(N-1)J
(N-1)J
(N-2)J
2J
J
Канал
От кодера К декодеру
Рисунок 5.5 – Структурная схема сверточного перемежителя - деперемежителя
Кодовые символы последовательно подаются в блок из N регистров;
причем каждый последующий регистр может хранить на J символов больше,
чем предыдущий. Нулевой регистр не предназначен для хранения (символ
сразу же передается).
126
С каждым новым кодовым символом коммутатор переключается на
новый регистр, и кодовый символ подается на него до тех пор, пока наиболее
старый кодовый символ в регистре не будет передан на модулятор
передатчика канала. После (N – 1) регистра коммутатор возвращается к
нулевому регистру и цикл снова повторяется. После демодулятора приемника
канала все операции повторяются в обратном порядке. И вход, и выход
устройств перемежения и деперемежения должны быть синхронизированы.
На рисунке 5.6 показан пример простого сверточного
четырехрегистрового (J = 1) устройства перемежения/деперемежения,
загруженного последовательностью кодовых символов.
При этом последовательности имеют вид:
на входе перемежителя
1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, и т.д.;
на выходе перемежителя
1, x, x, x, 5, 2, x, x, 9, 6, 3, x, 13, 10, 7, 4, 17, 14, 11, 8, и т.д.;
на выходе деперемежителя
x, x, x, x, x, x, x, x, x, x, x, x, 1, 2, 3, 4, 5, 6, 7, 8, 9, и т. д,
где знак «х» означает неопределенное состояние.
Одновременно на этом же рисунке представлено синхронизированное
устройство восстановления, которое передает обработанные символы на
декодер. На рисунке 5.6, а показана загрузка символов 1 – 4; знак "х" означает
неопределенное состояние. На рисунке 5.6, б представлены первые четыре
символа, подаваемые в регистры, и показана передача символов 5 – 8 на
выход устройства перемежения. На рисунке 5.6, в показаны поступающие в
устройство символы 9 – 12. Теперь устройство перемежения заполнено
символами сообщения, но еще не способно ничего передавать на декодер. И,
наконец, на рисунке 5.6, г показаны символы 13 – 16, поступившие в
устройство чередования, и символы 1 – 4, переданные на декодер. Процесс
продолжается, таким образом, до тех пор, пока полная последовательность
кодового слова не будет передана на декодер в своей исходной форме.
127
Устройство
перемежения
Устройство
деперемежения
Переключатели
коммутатора
От
кодера
К
декодеру
Канал
1
2
3
4
1
х
х
х
2
3
4
х
х
х
х
1
а)
Канал
5
6
7
8
5
2
х
х
6
7
8
х
х
х
х
5
б)
3
4
1
2
Канал
9
10
11
12
9
6
3
х
6
7
8
х
х
х
х
5
в)
4
1
2
9
3
10
11
12
Канал
13
14
15
16
6
7
8
5
г)
4
1
2
9
3
10
11
12
13
14
15
16
13
10
7
4
Рисунок 5.6 – Пример работы сверточного перемежителя/деперемежителя
Рабочие характеристики сверточного устройства перемежения сходны с
параметрами блочного устройства перемежения. Важным преимуществом
128
сверточного устройства перемежения перед блочным устройством перемежения
является то, что при сверточном перемежении прямая задержка составляет
M(N-1) символов при М = NJ, а требуемые объемы памяти— M(N-1)/2 на
обоих концах канала. Очевидно, что требования к памяти и время
задержки снижаются вдвое по сравнению с блочным чередованием [18].
Помимо рассмотренных выше регулярных блочного и сверточного
перемежения может быть использовано случайное перемежение с
использованием на приеме и передаче псевдослучайной последовательности
для управления работой коммутаторов.
При передаче отсчетов речевого сигнала восьмиразрядными кодовыми
комбинациями перемежение бит позволяет исключить появление при
восстановлении сигнала в ЦАП нескольких подряд следующих ошибочных
отсчетов, т.е. преобразовать пакеты ошибочных отсчетов в одиночные
ошибочные отсчеты. А одиночные ошибочно принятые отсчеты могут быть
исправлены методом маскирования (раздел 3).
5.2 Скремблирование цифровых потоков
Поскольку в цифровых потоках используется двоичный код NRZ, в них
возможно появление длинных последовательностей нулей и единиц. Известно,
что при наличии в канале тональной частоты пауз, которые составляют от 70 до
75 % времени работы канала, на выходе аналогово-цифрового преобразователя
появляются восьмиразрядные кодовые комбинации нулей. Наличие длинных
серий нулей и единиц приводит к тому, что в таком цифровом сигнале
отсутствует информация о тактовой частоте и, следовательно, ухудшается
точность выделения тактовой частоты в регенераторе и возрастает
коэффициент ошибок на его выходе.
Кроме того, наличие длинных серий нулей и единиц в цифровом сигнале,
которым модулируется несущая частота передатчика, приводит к тому, что во
время прохождения длинных серий нулей и единиц вся мощность передатчика
сосредоточена на несущей частоте (нет модулирующего сигнала). Такая
ситуация приводит к тому, что данный передатчик в эти моменты времени
создает недопустимую помеху другим радиосредствам, работающим в
совмещенных и соседних каналах с данным радиосредством. Недопустимой
такая помеха будет потому, что частотно-пространственное размещение
радиосредств обычно осуществляется с учетом модулированного сигнала.
Таким образом, наличие длинных серий нулей и единиц в цифровом
модулирующем сигнале приводит к существенному ухудшению
электромагнитной совместимости радиосредств и, как следствие, к снижению
эффективности использования радиочастотного спектра.
Чтобы устранить негативное влияние наличия длинных серий нулей и
единиц в цифровом сигнале на качество выделения тактовой частоты в
регенераторе и на электромагнитную совместимость радиосредств, необходимо
разрушить эти длинные серии нулей и единиц. Одним из способов разрушения
129
длинных серий нулей и единиц в цифровом двоичном сигнале является
введение в него псевдослучайной последовательности (ПСП).
Отметим, что термин «псевдослучайная последовательность» появился из
следующих соображений. Известна случайная последовательность, которая
имеет период следования Т
СП
стремящийся к бесконечности и равную
вероятность появления нулей и единиц
01
, 0,5.
СП
Т р р→ = =
(5.1)
Существенным недостатком случайной последовательности является то,
что она не предсказуема, т.е. её нельзя повторить. Это свойство случайной
последовательности не позволяет удалить её на приемной стороне при
восстановлении исходного цифрового сигнала (рисунок 5.7).
Псевдослучайная последовательность (ПСП) имеет конечный период
повторения, определяемый разрядностью регистра сдвига генератора
псевдослучайной последовательности, а вероятность появления нулей и единиц
в такой последовательности примерно одинакова
01
(2 1) , 0,5.
n
ПСП
Т T р р= −
(5.2)
Формирование ПСП регистром сдвига делает её предсказуемой, т.е. её
можно повторить на приемной стороне (рисунок 5.7).
Введение псевдослучайной последовательности производится в
скремблере, где входной двоичный цифровой сигнал перемешивается с
псевдослучайной последовательностью в сумматоре по модулю два (рисунок
5.7).
На вход скремблера поступает двоичный цифровой поток X(t) в коде NRZ
с длинными сериями нулей и единиц. В сумматоре по модулю два с этим
потоком складывается псевдослучайный двоичный цифровой сигнал Z(t). На
Г
псп +
уст
Рисунок 5.7 – Функциональные схемы скремблера и дескремблера
Г
псп +
уст
Скремблер
Дескремблер
X(t)
Z(t)
Y(t)
Y(t) Z(t)
X(t)
130
выходе сумматора по модулю два получается скремблированный цифровой
двоичный поток
( ) ( ) ( )Y t X t Z t=
(5.3)
Из (5.3) следует, что временные характеристики выходного двоичного
цифрового потока определяются как временными характеристиками входного
цифрового потока, так и временными характеристиками псевдослучайного
цифрового потока.
Скремблированный цифровой поток Y(t) после прохождения канала, где
на него воздействуют шумы и помехи, поступает на вход дескремблера. В
дескремблере осуществляется удаление из входного цифрового потока
псевдослучайной последовательности путем подачи на вход сумматора по
модулю 2 такой же ПСП, как и в скремблере
( ) ( ) ( ) ( ) ( ) ( )Y t Z t X t Z t Z t X t = =
(5.4)
5.2.1 Генератор псевдослучайной последовательности
В общем случае генератор ПСП состоит из контура исключающего ИЛИ,
перемножителей и линейного регистра сдвига с обратной связью, который
фактически является цепью однобитовых элементов памяти (рисунок 5.8).
A
n-1
A
n-2
A
1
A
0
B
n-1
B
n-2
B
1
B
0
Выход
B
n-1
Однобитовый
элемент
памяти
Схема
исключающего
ИЛИ
Схема
умножения
Рисунок 5.8 – Генератор псевдослучайной последовательности
Генератор ПСП (рисунок 7.8) можно рассматривать как реализацию
суммы (по схеме исключающего ИЛИ) членов
1 1 2 2 1 1 0 0
( ) ... ( ) ( ) ( )
n n n
B A B A B A B A B
−−
=
(5.5)
Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]