Добавил:
ivanov666
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Основы электроники и цифровой схемотехники. Учебное пособие
.pdf
Кроме перечисленных, применяют другие производные или
YXF
YXF
комбинированные логические операции и элементы. В частности,
инверсию логической суммы называют стрелкой Пирса:
или
×= или
, а логического произведения – штрихом Шеффера:
YXF ¯=
. В качестве самостоятельного узла рассмат-
YXF /=
+=
ривают логические элементы, исключающие ИЛИ или сложение
по модулю 2 .
3.2. Типы логических микросхем
Любое электронное устройство состоит из активных (транзисторы) и пассивных (резисторы, конденсаторы, дроссели) компонентов. Интегральная микросхема (ИМС) (рис. 3.5) представляет собой изделие из активных и пассивных элементов и соединительных проводников, выполненное в объеме и на поверхности
полупроводникового кристалла таким образом, что создается определенная электронная схема. Кристалл помещен в корпус для
защиты от внешних воздействий. Характерная особенность ИМС
- большая плотность упаковки элементов. Логические ИМС выпускаются промышленностью в виде серий (наборов) элементов,
которые могут выполнять множество логических функций. Напряжение питания интегральных схем - + 5 В.
Рис. 3.5. Интегральная микросхема
Типы логических элементов представлены в табл. 3.2.
71
Тип логического элемента
РТЛ (резистивнотранзисторная
логика)
ДТЛ (диоднотранзисторная
логика)
ТТЛ (транзисторно- транзисторная логика)
Таблица 3.2
Схема Схематическое
изображение
Р-МДПТЛ
(логика на
МДП транзисторах с каналом p-типа)
ЭСЛ (эмиттерносвязанная логика)
72
3.3. Микросхемы комбинационного типа
12
V XX XX
P a b ( a b )P
= +Å
Комбинационная схема (рис. 3.6) – схема, реализующая заданную логическую функцию с m входами и n выходами.
Рис. 3.6. Внешний вид и размер комбинационной схемы
Комбинационные схемы собирают из отдельных ИМС логических элементов (малой степени интеграции), либо изготавливают в виде ИМС среднего уровня интеграции (СИС). Они могут
входить в состав больших ИМС (БИС).
Примеры комбинационных схем приведены в табл. 3.3.
Таблица 3.3
Изображение комбинационной схемы
Исключительное ИЛИ
(неравнозначность)
Логическая
функция
=+
21
Реализация функции с
логическими элементами
Двоичный сумматор
(одноразрядный)
Последовательная схема (конечный автомат) – логическая
схема, содержащая внутренние запоминающие элементы. Значения выходных сигналов такой схемы определяются в каждый
100 00
S (a b)P
=ÅÅ
0000
3.4. Микросхемы последовательного типа
73
момент времени не только значениями входных сигналов, но и
состоянием внутренней памяти [8]. Любая последовательная схема обычно реализуется при помощи двух комбинационных микросхем и запоминающего устройства (рис. 3.7).
Рис. 3.7. Структура последовательной логической схемы
3.5. Триггеры
Триггеры (рис. 3.8) представляют собой импульсные устройства, которые характеризуются наличием двух устойчивых
состояний. Триггеры могут использоваться в качестве элементов
памяти (для хранения информации), для сдвига во времени (задержки), счета. Триггеры отличаются выполняемой функцией,
способом записи информации, структурной схемой и элементной
базой. По способу записи информации различают асинхронные и
синхронные (тактируемые) триггеры.
Рис. 3.8. Внешний вид триггера
RS-триггеры выполнены на элементах И-НЕ и инверторах
(рис. 3.5). Триггер является асинхронным и имеет 2 информационных входа S (Set - установка) и R (Reset - сброс).
Рассмотрим таблицу состояний RS-триггера (табл. 3.4).
74
Таблица 3.4
S R Q
1 0 1 0
0 1 0 1
1 1 Неопределенное
состояние
Неопределенное
состояние
Q
Пусть (S=R=1), тогда (
=0) 1== QQ . По окончании им-
RS =
пульсов триггер случайным образом устанавливается в одно из
двух состояний: Q=0 или Q=1, т. е. предсказать состояние триггера нельзя. Поэтому говорят, что комбинация входных состояний
S=R =1 приводит к неопределенному состоянию. Такая комбинация недопустима. RS-триггер - схема с обратной связью, имеющая два устойчивых состояния. RS-триггер – асинхронный автомат Мура (рис.3.9).
а
Рис. 3.9. RS-триггер: а - временная диаграмма работы; б - условное
графическое обозначение; в - схема с двумя логическими элементами
И-НЕ
D-триггер - устройство с двумя устойчивыми входными со-
стояниями (рис. 3.10). D ( от англ. delay) означает задержка.
75
а
Рис. 3.10. D-триггер: а - временная диаграмма работы; б - условное
графическое обозначение; в - схема с четырьмя логическими элементами
И-НЕ
Рассмотрим таблицу состояний D -триггера (табл. 3.5).
Таблица 3.5
С D Q
1 1 1 0
1 0 0 1
Q
Таким образом, при действии тактового импульса в D-
триггер (на выход Q) всегда записывается та информация, кото-
рая была на входе D. Для устойчивой работы надо, чтобы сигнал
на входе D не изменялся во время действия тактового импульса.
Т-триггер с приходом активного фронта тактового сигнала
изменяет состояние на противоположное. Триггер типа Т представляет собой устройство с двумя устойчивыми состояниями, сменой
которых управляют только по одному входу Т. Подача импульса на
этот вход всегда приводит к смене состояния. Рассмотрим схему
Т-триггера на логических элементах И-НЕ (рис. 3.11).
76
а
Рис. 3.11. T-триггер: а - временная диаграмма работы; б - условное
графическое обозначение; в - схема с четырьмя логическими элементами
И-НЕ
Рассмотрим таблицу состояний Т -триггера (табл. 3.6).
Таблица 3.6
Т Q
0 1 0
1 0 1
Q
Когда Q=1, Q =0. Так как вход А соединен с выходом Q , то
на входе А – напряжение низкого уровня. После поступления
тактового импульса на вход Т на выходе Q =0 и Q =1. При посту-
плении следующего тактового импульса на входе А уже будет
напряжение высокого уровня и произойдет новая смена состояний. Поэтому Т-триггер называют еще счетным триггером.
77
3.6. Регистры
Регистрами (рис. 3.12) называются устройства, предназначенные для приема, хранения и передачи информации. Информация хранится в виде двоичного кода, каждому разряду которого
соответствует свой элемент памяти (разряд регистра), выполненный на основе триггеров RS-, JK – или D- типа.
Рис. 3.12. Регистр
По способу ввода-вывода информации различают параллельные, последовательные и параллельно-последовательные регистры. В регистрах памяти ввод-вывод информации осуществляют в параллельном коде. Время ввода (вывода) всего числа
равно времени ввода (вывода) одного разряда. В регистрах сдвига
число вводится (и выводится) последовательно разряд за разрядом. Время ввода (вывода) m -разрядного двоичного числа определяется величиной mTc, где Tc – период следования тактовых
импульсов. В параллельно-последовательном регистре ввод числа может осуществляться в параллельном коде, а вывод – в последовательном, и наоборот.
По характеру представления вводимой и выводимой информации различают регистры однофазного (информация вводится в прямом, либо в обратном кодах) и парафазного (и в прямом, и в обратном одновременно) типов.
Параллельные регистры сдвига. Последовательный регистр
сдвига обладает двумя недостатками: 1) позволяет вводить только
по 1 биту информации на каждом тактовом импульсе; 2) каждый
раз при сдвиге информации в регистре вправо теряется крайний
правый информационный бит.
78
Рис. 3 .13. Структурная схема 4-разрядного параллельного кольцевого регистра
На рис. 3.13 представлена структурная схема 4-разрядного
параллельного кольцевого регистра, которая позволяет осуществлять одновременную параллельную загрузку 4 бит информации.
Входы А, В,С D являются информационными. Данные с выхода
устройства возвращаются на его вход и не теряются.
3.7. Счетчики
Почти каждая сложная цифровая система содержит счетчики (рис. 3.14). Назначение счетчика - подсчет числа некоторых
событий или временных интервалов, либо упорядочение событий. Кроме того, их можно использовать для адресации, в качестве делителей частоты и элементов памяти.
Цифровую систему, выполняющую функции счета, можно
собрать из триггеров.
Рис. 3.14. Внешний вид счетчика
Асинхронные счетчики представляют собой устройства,
для которых не требуются тактовые сигналы. Счетчик по модулю
10 считает от 0000 до 1001 (0 до 9) (рис. 3.15). Для этого нужны
четыре двоичных разряда: разряд единиц, разряд двоек, разряд
четверок и разряд восьмерок. Счетчик можно реализовать на четырех триггерах. Дополнительно в схему нужно ввести элемент
79
И-НЕ для установки всех триггеров в нулевое состояние (очистки
счетчика) с приходом 10 импульса. При подаче логической 1, содержащееся в разрядах двоек и восьмерок двоичного числа 1010,
на входе И-НЕ все триггеры установятся в состояние 0, т. е. логический элемент И-НЕ обеспечивает сброс счетчика в состояние
0000.
а
Рис. 3.15. Логическая схема счетчика по модулю 10: а - временная
диаграмма работы; б – условное графическое обозначение; в - схема с
четырьмя логическими элементами И-НЕ ( назначение входов J и K JK-
триггера: J- установка единицы; К – установка нуля)
Синхронные счетчики. В асихронных счетчиках триггеры
срабатывают не одновременно (несинхронно с тактовыми импульсами). Для ряда быстродействующих цифровых устройств
важно, чтобы все ступени счетчика срабатывали одновременно.
Такой режим реализуется в синхронном счетчике (рис. 3.16).
80
Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]