Добавил:
ivanov666
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Микроэлектроника. Учебное пособие
.pdf
4
2
C
C
C
1
7 1 Гц
Задача 22. Записать последовательность чисел, которые за-
110
гораются в цикле на цифровом индикаторе.
G
=1
D T
D T
D T
=1
8 DC
4
2
Решение. Обозначим сигналы на входах дешифратора до подачи ак-
тивного фронта тактового импульса весовыми коэффициентами 4, 2 и 1,
после подачи тактового импульса – 4+, 2+ и 1+. Тогда логика смены состоя-
ний счетчика описывается системой уравнений: 24
41
.
Зафиксируем таблицу переходов после подачи очередного активного
фронта тактового импульса n, предположив, что в исходном состоянии на
индикаторе горит цифра N=0.
; 12
;
n 4 2 1 N
0
1
2
3
4
5
6
7
0
1
0
0
0
1
1
0
0
0
1
1
0
1
0
0
0
1
0
1
1
1
0
0
0
5
2
3
1
7
4
0
Анализ смены состояний показывает, что в цикле семь состояний
(все кроме шестого). Из шестого состояния счетчик переходит снова в
шестое. Следовательно, у схемы два алгоритма работы. Если при включении или под действием помехи счетчик переходит в состояние 6, то оно в
дальнейшем не меняется. Иначе реализуется цикл, зафиксированный в ответе.
Ответ: 0523174
9. КОМПЬЮТЕРНЫЙ ПРАКТИКУМ ПО ЦИФРОВОЙ
СХЕМОТЕХНИКЕ
111
Лабораторная работа №1
ИССЛЕДОВАНИЕ ЦИФРОВЫХ УСТРОЙСТВ
КОМБИНАЦИОННОГО ТИПА
Цель работы. Цель лабораторной работы – приобретение
навыков построения и испытания цифровых устройств комбинационного типа с использованием пакета ASIMEC. Программа
моделирует лабораторный стол с наборным полем для макетирования цифровых схем и необходимым комплектом контрольноиспытательной аппаратуры.
Рисунок 1 – Цифровые компоненты
Рисунок 2 – Средства отображения информации
Используемые в данной лабораторной работе цифровые
112
компоненты (логические элементы, полусумматор, полный одноразрядный сумматор) приведены на рис. 1. Генератор прямоугольных импульсов, формирователи уровней логического 0 и 1,
пробник, цифровой индикатор и двухлучевой осциллограф для
отображения цифровых сигналов представлены на рис. 2.
Рисунок 3 – Сумматор двоично-десятичных чисел
На рисунке 3 приведена схема моделирования на ASIMEC
сумматора двоично–десятичных кодов чисел. Для сложения двух
двоично-десятичных чисел можно использовать по одному четырехразрядному сумматору на каждую декаду. Однако после сум-
113
мирования следует производить коррекцию. Если в какой-либо
декаде происходит перенос или получается двоичное число,
большее 9, необходимо добавлять к ней 6, чтобы компенсировать
разницу в весах разрядов. Возникающая при этом единица переноса передается в следующую по старшинству декаду.
В данном примере при сложении кодов чисел 9 и 7 на выходах DD1–DD4 сформировался двоичный код числа 16 (единица
переноса в пятом разряде и нули на выходах первых четырех разрядов). Цепь коррекции (DD5–DD8, DD12–DD15) добавила число
6 к двоичной сумме чисел и мы наблюдаем на индикаторах Р1 и
DD11 правильный результат.
Программа работы
1. Исследовать работу цифрового индикатора, подавая различные сочетания уровней цифровых сигналов на его входы. Какой уровень разрешает его работу? В каком диапазоне меняются
числа на индикаторе? Что будет, если хотя бы один вход оставить
неподключенным?
2. Экспериментально снять таблицу истинности для устройства, выполненного по схеме рис. 4, изменяя уровни сигналов на
входах А и В. Записать логическую функцию F и показать возможность упрощения устройства.
Рисунок 4 – Устройство на логических элементах
3
Вариант 1
Вариант 2 Вариант 3 Вариант 4
Вариант 5
2
Вариант 6 Вариант 7 Вариант
8
114
3. Реализовать на логических элементах полный одноразрядный сумматор и убедиться в правильности его функционирования. С использованием полных одноразрядных сумматоров построить сигнальное устройство, формирующее на выходе логическую 1, если на любые N входов из 7 поданы логические 1 (для
восьмого варианта N=0).
4. Спроектировать устройство на логических элементах по
заданной таблице истинности и проверить его работу экспериментально. Номер варианта (функцию F1…F8) задает преподаватель.
N A B C F1 F2 F3 F4 F5 F6 F7 F8
0
1
2
3
4
5
6
7
0
0
0
0
1
1
1
1
DMS
2 0
1 1
2
E 3
DС 0
1
4 2
2 3
1 4
5
6
7
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0 MS
1
2
1
0
1
1
0
1
0
1
0
0
1
1
1
0
1
0
1
0
0
1
0
1
0
0
= =
4
A
/
A=
4
/
B
0
1
1
1
0
0
1
0
1
1
1
0
0
1
0
1
2
1
8
DI MS
/
4
SM 1
3
A 2
/
4
3
/
B 8
1
Рисунок 5 – Варианты цифровых устройств
0
0
0
1
1
1
0
1
= =
4
A
/
A>
4
/
B
= =
4
A
/
A<
4
B
/
1
0
0
0
0
0
1
0
0
1
0
0
1
0
0
1
115
5. На заданной элементной базе построить комбинационное
цифровое устройство (рис. 5). Собрать устройство на макетном
поле. Разработать программу проведения эксперимента по его
испытанию. Провести эксперимент и зафиксировать его результаты. Номер варианта задает преподаватель.
6. Испытать счетный триггер, реализовав его на D-триггере
с динамическим тактовым входом (рис. 6). Масштаб времени при
моделировании в реальном времени принимается равным 1.
G
Рисунок 6 – Счетный триггер Т
D T
C
Q
7. На четырех Т-триггерах построить четырехразрядный
асинхронный двоичный счетчик, формирующий сигналы A, B, C,
D при счете импульсов задающего генератора G (рис. 7) и проверить его работу с помощью осциллографа. Оценить частоту импульсов на выходах G, A, B, C, D.
CT2 1
G
Рисунок 7 – Функциональная схема проектируемого устройства
2
4
+1 8
D
C
B
A
Комбинационное
устройство
F
8. Спроектировать генератор импульсов по заданной временной диаграмме его сигнала в течение периода на 16 тактах
(рис. 8). Выбирается один из 10 вариантов исходных данных.
Время одного такта – 1 мс.
116
D
C
B
A
T = 16
N 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
1
2
3 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
4
5
6 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
7
8
9 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
10
мс
Рисунок 8 – Варианты заданий
Проектируемый генератор (рис. 7) содержит четырехразрядный двоичный счетчик с тактовым генератором G и комбинационное устройство, формирующее заданный сигнал из выходных сигналов счетчика A, B, C, D. Выходной сигнал генератора
описывается логической функцией F.
9. По заданной временной диаграмме сигнала на выходе
проектируемого генератора заполнить карту Карно и записать
bababaab
117
минимизированное выражение для булевой функции F, реализуемой комбинационной частью устройства.
10. Собрать полную схему генератора и проверить его рабо-
ту, подключив осциллограф к выходу устройства. Соответствует
ли полученная временная диаграмма выходного сигнала генератора заданной? Устранить ошибки в проектировании устройства,
если выходной сигнал отличается от заданного.
Контрольные вопросы
Перечислить основные законы булевой алгебры. Какой за-
кон описывает формула де Моргана?
С помощью диаграмм Венна доказать логическое тождество
.
Дайте определение дешифратору, мультиплексору, сумма-
тору, демультиплексору, цифровому компаратору.
С какой целью проводится минимизация логических функ-
ций.
В чем вы видите достоинства представления чисел со зна-
ком в дополнительном коде? Запишите результат сложения
дополнительных кодов чисел плюс 80 и минус 33. Каждое
число отображается байтом.
Какие коды может сравнивать цифровой компаратор? За-
пишите возможные варианты функций сравнения.
Как построить восьмиразрядный цифровой компаратор из
двух микросхем К555СП1?
Содержание отчета
Отчет в формате Word должен содержать схемы исследуемых узлов, основные экспериментальные данные (вставки из
ASIMEC), выводы по пунктам программы работы, а также ответы
на контрольные вопросы.
D1
D D
118
Лабораторная работа №2
ИССЛЕДОВАНИЕ ЦИФРОВЫХ УСТРОЙСТВ
ПОСЛЕДОВАТЕЛЬНОСТНОГО ТИПА
Цель работы. Цель лабораторной работы – проектирова-
ние и экспериментальная проверка работы синхронных счетчиков
с заданной последовательностью смены состояний, а также анализ работы счетчиков на регистрах сдвига. Используется моделирующий пакет ASIMEC. Программа моделирует лабораторный
стол с наборным полем для макетирования цифровых схем и необходимым комплектом контрольно-испытательной аппаратуры.
Пример синтеза счетчика
Пусть стоит задача спроектировать вычитающий двоичный
счетчик с коэффициентом пересчета К
= 6. Для фиксации шести
сч
состояний счетчика возьмем три тактируемых по положительному фронту D-триггера, объединенные входы синхронизации которых будем использовать как счетный вход счетчика (рис. 1).
Будем характеризовать состояние счетчика N трехразрядным
двоичным словом Q
3Q2Q1
(N должно циклически меняться от 5 до
0).
Q1
Q2
Q3
Логика
переходов
G
D T
C
D T
C
D T
C
Рисунок 1 – Функциональная схема счетчика
Каждый импульс генератора G переписывает на выходы
триггеров Q1, Q2, Q3 информацию с входов D1, D2, D3. Поэтому
дальнейший синтез счетчика сводится к построению комбинаци-
2 3 2 1
D Q Q Q Q
3 2 1 3
D Q Q Q
119
онной схемы (логики переходов), формирующей из выходных
сигналов Q уровни сигналов D на информационных входах триггеров, необходимые для перехода в следующее состояние. Для
этого составим таблицу переходов (табл. 1) и запишем логические выражения для сигналов D1, D2, D3 в ДНФ (дизъюнктивной
нормальной форме):
QQQQQQQQQD ; (1)
1231231231
QQQQQQD ; (2)
1231232
QQQQQQD . (3)
1231233
Для минимизации логических функций можно воспользоваться основными законами булевой алгебры или картами Карно
(рис. 3), причем в клетках, соответствующих шестому и седьмому
состоянию счетчика, логические функции можно доопределять
по собственному усмотрению, так как в схеме проектируемого
счетчика они не реализуются.
По картам Карно запишем минимизированные выражения
для функций D1 и D
2
QD ; (4)
11
Выражение для D3 получим путем преобразования соотношения (3), так как карта Карно не позволяет провести эффективную минимизацию этой функции
римента по изучению работы счетчика (рис. 3). Счетные импульсы снимаются с выхода тактового генератора G. Индикация состояний счетчика производится с помощью элемента DD9, выполняющего функцию преобразования четырехразрядного дво-
1
. (6)
. (5)
С учетом соотношений (4), (5) и (6) построена схема экспе-
Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]