Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

Построение и исследование схем дискретной логики, используемых при создании помехоустойчивых кодеков (схемы умножения и деления полиномов, а также ген

.pdf
Скачиваний:
0
Добавлен:
11.08.2026
Размер:
548 Кб
Скачать

Существует другая схема реализации умножителя, в которой сумматоры не разделяют ячейки регистра.

Выход

hr

hr-1

h2

h1

h0

Вход

 

 

 

 

r

r-1

 

2

1

Рис. 5а. Схема умножителя с сумматорами выходных сигналов ячеек регистра

Поскольку первый и последний коэффициенты многочлена умножителя и делителя обычно равны единице, то схема может быть представлена в следующем виде.

Выход

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

hr-1

 

 

h2

 

 

h1

 

 

 

 

Вход

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

r

 

 

 

 

 

 

r-1

 

 

 

 

 

 

2

 

 

 

 

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

f0 , f1,..., fm

Рис. 5б. Схема умножителя с сумматорами выходных сигналов ячеек регистра

В ней коэффициенты многочлена h(x), согласно которым выходы регистров подключаются к сумматору, располагаются в обратном порядке. Во всём остальном обе схемы умножителей эквивалентны: входной полином f(x), так же как и выходной, следуют старшими разрядами вперёд.

Деление многочленов – это операция сложения по модулю два делителя с разрядами делимого, начиная со старшего разряда.

Схема деления любого входного многочлена f(x) на многочлен g(x)

p(x)

f (x)

p xr p

xr 1 ... p x p .

 

 

g(x)

r

r 1

1

0

 

 

 

 

 

11

Выход

 

g0

 

 

 

g1

 

 

 

 

gk-2

 

 

 

gk-

 

 

 

gk

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Вход

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

 

 

 

 

 

2

 

 

 

 

 

 

k-1

 

 

 

 

 

 

k

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

f0 , f1,..., fm

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

p0 , p1,..., pr

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис. 6. Схема делителя с сумматорами между ячейками регистра (схема Галуа)

Цифрами 1….k обозначены ячейки регистра сдвига. gi – коэффициенты многочлена-делителя. Если gi=1, то в этом месте схемы короткозамкнутое соединение, если gi=0, то соответствующая обратная связь отсутствует (разрыв). Последовательность коэффициентов полинома-делимого f(x) поступает на вход делителя старшими разрядами вперед. В том же порядке на выход поступают коэффициенты полинома-частного p(x) степени r =m-k . После поступления на вход последнего (младшего) коэффициента f0 на выходе делителя появляется младший коэффициент частного p0 . После дополнительной подачи на вход нуля, а также подачи тактового импульса на ячейки регистра сдвига (цепь подачи тактовых импульсов на схеме не показана) в регистр записывается остаток от деления (младшими разрядами слева).

Для делителя также существует другая схема реализации, в которой сумматоры не разделяют ячейки регистра (схема Фибоначчи):

f0, f1,.., fm

 

 

 

p0, p1,.., pr

Вход

 

 

 

Выход

gk

gk-1

g2

g1

g0

k k-1 2 1

Рис. 7. Схема делителя с сумматорами выходных сигналов ячеек регистра

В ней коэффициенты многочлена h(x), согласно которым выходы регистров подключаются к сумматорам располагаются в обратном порядке. Во всём остальном обе схемы умножителей эквивалентны: входной полином f(x), так же как и выходной, следуют старшими разрядами вперёд.

12

Генераторы псевдослучайных последовательностей представляют собой делители с отключённым входом и ненулевой начальной установкой регистра. При построении схем учтено, что первый и последний коэффициенты образующего полинома равны единице

Генератор по схеме Галуа

Выход

g1

gk-2

 

gk-

1

2

k-1

k

 

 

 

Генератор по схеме Фибоначчи

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

gk-1

 

 

g2

 

 

g1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

k

 

 

 

 

 

 

 

k-1

 

 

 

 

 

 

2

 

 

 

 

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

13

Контрольные вопросы

1.Из каких элементов могут быть построены схемы кодеров и декодеров полиномиальных кодов?

2.Как устроен регистр сдвига?

3.Как функционирует схема «XOR»?

4.Какие образующие многочлены обеспечивают наибольший период псевдослучайной последовательности?

5.Какова должна быть длина регистра сдвига в перемножителе полиномов?

6.Какова должна быть длина регистра сдвига в делителе полиномов?

7.Каково число разрядов остатка от деления?

8.Определение неприводимых многочленов.

9.Какой из многочленов - делимого или делителя - используется для построения схемы аппаратного деления?

10.Где на схеме делителя содержится остаток от деления?

11.Куда поступает делимое и откуда берётся частное от деления?

12.Принцип действия генератора псевдослучайной последовательности.

13.Каким математическим операциям соответствует перемещение кода в регистре?

14.Какие сигналы на входе и выходе умножителя, на каком такте завершается процесс умножения?

15.Какие сигналы на входе, выходе делителя и в регистре, на каком такте завершается процесс деления?

14

Практикум № 5 ПК

Построение и исследование схем дискретной логики, используемых при создании помехоустойчивых кодеков (схемы умножения и деления полиномов, а также генератора псевдослучайных последовательностей)

Подписано в печать 23.04.2014г. Формат 60х90 1/16. Объём 0,9 усл.п.л. Тираж 100 экз. Изд. № 45. Заказ 47 .

ООО «ТРП». Москва, ул. Правды, д. 24, стр. 5.

15

Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]