Исследование процессов кодирования и декодирования свёрточных кодов. Практикум № 4 ПК

ФЕДЕРАЛЬНОЕ АГЕНТСТВО СВЯЗИ

Федеральное государственное образовательное бюджетное учреждение высшего профессионального образования

Московский технический университет связи и информатики

Кафедра радиотехнических систем

Русанов В.Э., Лебедев А.Н.

Практикум № 4 ПК

Исследование процессов кодирования и декодирования свёрточных кодов

для студентов (направление 11.03.02)

Москва 2014

План УМД на 2014/2015 уч.г.

Практикум № 4 ПК

Исследование процессов кодирования и декодирования свёрточных кодов

Составители: В.Э.Русанов, к.т.н., доцент А.Н.Лебедев, зав.лаб.

Издание утверждено Советом факультета РиТ. Протокол № 7 от 20.03.2014г.

Рецензент Ф.М.Игнатов, к.т.н., профессор

2

Цель работы

1.Изучение принципа работы свёрточного кодера. Формирование диаграммы состояний и решетчатой диаграммы свёрточного кода.

2.Декодирование свёрточного кода делением на образующие полино-

мы.

3.Анализ свёрточного кода по решетчатой диаграмме.

Исходные данные для выполнения работы

1.Тип кода – свёрточный, на основе многочленов g1 (x) и g2 (x) (таблица 1).

2.Три информационных последовательности, для которых требуется рассчитать выходные сигналы кодера (таблица 1).

3.Порождающие многочлены свёрточного кодера. Для краткости порождающие многочлены для вариантов задачи заданы в таблице в восьмерич-

4

Порядок выполнения работы

1.Построить схему свёрточного кодера на элементах дискретной логики. Подать на вход кодера цифровую последовательность.

2.По данным на входе и выходе кодера построить решетчатую диаграмму свёрточного кодера, на которой отобразить три пути для заданных трёх вариантов входных последовательностей.

3.Построить схему декодера свёрточного кода на основе делителей на

4. Подать на вход кодека цифровую последовательность и получить на экране битовой консоли последовательности:

-на входе кодера;

-на выходе кодера, соответствуюшем g1 (x) ;

-на выходе кодера, соответствуюшем g2 (x) ;

-на выходе декодера, соответствуюшем g1 (x) ;

-на выходе декодера, соответствуюшем g2 (x) .

Убедиться (отразить в выводах), что декодированные последовательности a(x) на обоих выходах декодеров совпали друг с другом и с данными источника.

Пример: свёрточный кодер и декодер на основе многочленов:

5

Схема кодера и декодера:

Данные битовой консоли

5. Определить на решетчатой диаграмме путь (из трёх, построенных по данным таблицы 1), наиболее близкий (по хэммингову расстоянию) к декодируемой последовательности с’ , заданной в таблице 2. Найти ошибку в заданной последовательности и определить исходную информационную последовательность, соответствующую заданной декодируемой последовательности с’.

6

Таблица 2

Содержание отчета

1.Наименование и цель работы.

2.Исходные данные для выполнения работы.

3.Результаты выполнения работы.

4.Выводы.

Вопросы к защите практикума № 4 ПК

1.Как связаны разрядность порождающих полиномов и длина регистра сдвига сверточного кодера?

2.Как определяется скорость сверточного кодирования?

3.Как определяется число состояний свёрточного кодера?

4.Чем определяется исправляющая способность свёрточного кода?

5. Что показывает решетчатая диаграмма?

6.Как вычислить вес пути на решетчатой диаграмме?

7.Что сравнивается в алгоритме Витерби при декодировании по алгоритму максимального правдоподобия?

8.Как определяется свободное расстояние свёрточного кода?

7

Практикум № 4 ПК

Исследование процессов кодирования и декодирования свёрточных кодов

Подписано в печать 23.04.2014г. Формат 60х90 1/16. Объём 0,5 усл.п.л. Тираж 100 экз. Изд. № 48. Заказ 48.

ООО «ТРП». Москва, ул. Правды, д. 24, стр. 5.

8