Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

Зачёт / МПУ зачёт (1-19) + экзамен (20-40)

.pdf
Скачиваний:
0
Добавлен:
05.06.2026
Размер:
909.64 Кб
Скачать

Промышленный стандарт для полудуплексной последовательной передачи данных на большие расстояния

Принцип: Дифференциальная (балансная) передача по витой паре (линии A и B). Разность потенциалов определяет логический уровень (“0” – B > A, ​

“1” – A > B).

●​ Поддерживаются до 32 приёмопередатчиков в одном сегменте сети. ●​ Максимальная длина одного сегмента сети: 1200 метров.

●​ В каждый момент времени активным может быть только один передатчик. ●​ Максимальное количество узлов в сети — 256 с учётом магистральных

усилителей.

●​ Скорость обмена падает с увеличением длины линии связи

37.​Интерфейс I2C.

I²C (Inter-Integrated Circuit) — Синхронная внутрисхемная последовательная шина (для связи между интегральными схемами внутри электронных приборов). Применяется для соединения низкоскоростных периферийных компонентов с процессорами и микроконтроллерами.

●​ Топология: Всего 2 линии: SDA (данные) и SCL (такты). Подтянуты к питанию резисторами.

●​ Тип: Мультимастерная (несколько ведущих), но обычно один мастер.

●​ Адресация: У каждого устройства на шине есть уникальный 7- или 10-битный адрес.

●​ Передача: Такты на линии SCL генерирует master. Линией SDA могут управлять как мастер, так и ведомый в зависимости от направления передачи. Единицей обмена информации является пакет, обрамленный уникальными условиями на шине, именуемыми стартовым и стоповым условиями. Мастер в начале каждого пакета передает один байт, где указывает адрес ведомого и направление передачи последующих данных. Данные передаются 8-битными словами. После каждого слова передается один бит подтверждения приема приемной стороной. До 127 устройств

38.​Интерфейс SPI.

SPI (Serial Peripheral Interface) – последовательный синхронный стандарт передачи данных в режиме полного дуплекса

MOSI — (Master Out, Slave In). Служит для передачи данных от ведущего устройства ведомому.

MISO — (Master In, Slave Out). Служит для передачи данных от ведомого устройства ведущему.

SCLK или SCK — последовательный тактовый сигнал. Служит для передачи тактового сигнала для ведомых устройств.

SS — выбор ведомого (Slave Select).

Передача: Передача осуществляется пакетами. Длина пакета, как правило, составляет 8 бит. Ведущее устройство инициирует цикл связи установкой низкого уровня на выводе выбора подчиненного устройства (SS) того устройства, с которым необходимо установить соединение

39.​Интерфейс JTAG.

Последовательный интерфейс, используемый для внутрисхемного программирования, тестирования и отладки.

Линии:

●​ TCK (Test Clock) – тактирует работу встроенного автомата управления периферийным сканированием

●​ TMS (Test Mode Select) – обеспечивает переход схемы в/из режима тестирования и переключение между разными режимами тестирования

●​ TDI (Test Data In) – вход последовательных данных периферийного сканирования. Команды и данные вводятся в микросхему с этого вывода по переднему фронту сигнала TCK

●​ TDO (Test Data Out) – выход последовательных данных. Команды и данные выводятся из микросхемы с этого вывода по заднему фронту сигнала TCK

●​ TRST (для инициализации порта тестирования) – необязательно, так как инициализация возможна путём подачи определённой последовательности сигналов на вход TMS

Принцип: Ячейки Boundary Scan (периферийного сканирования) вставляются между логикой кристалла и пинами чипа (последовательная цепочка), позволяя считывать состояние ножек или принудительно подавать на них сигналы без физических щупов.

40.​Что такое сигнальный процессор. Классификация сигнальных процессоров.

Предназначены для обработки оцифрованных сигналов (обычно, в режиме реального времени).

Цель: максимально ускорить выполнение типовых задач цифровой обработки сигналов, таких, как цифровая фильтрация, преобразование Фурье, поиск сигналов.

Сигнальные процессоры оптимизированы по быстродействию для выполнения перемножения векторов действительных чисел, последующему суммированию произведений с расчётом «на лету» адресов перемножаемых элементов массивов

●​ Гарвардская архитектура (разделение памяти команд и данных), как правило, модифицированная; с разделением памяти на сегменты с независимым доступом;

●​ Детерминированная работа с известными временами выполнения команд, что позволяет выполнять планирование работы в реальном времени;

●​ Небольшая длина конвейера

Делятся на процессоры, обрабатывающие данные с фиксированной точкой и обрабатывающие данные с плавающей точкой