Зачёт / МПУ зачёт (1-19) + экзамен (20-40)

(это понятнее)

16.​Асинхронный D-триггер. Построение D-триггера на основе RS-триггера.

D-триггеры также называют триггерами задержки

Асинхронный d-триггер — это, по сути, фиксатор (защёлка) уровня, который пока C=1 прозрачен (выход Q мгновенно следует за входом D), а при C=0 — запоминает последнее значение.

17.​Двухтриггерные запоминающие структуры.

Водноступенчатом триггере имеется одна ступень запоминания информации, при этом, в состоянии записи триггер «прозрачен», то есть все изменения на входе триггера повторяются на выходе триггера, что может привести к ложным срабатываниям устройств стоящих после триггера.

Вдвухступенчатом триггере две ступени. Вначале информация записывается в первую ступень, все изменения на входе триггера во вторую ступень до сигнала перезаписи не попадают, затем, после перехода D-триггера первой ступени в режим хранения, информация переписывается во вторую ступень и появляется на выходе, что позволяет избежать состояния «прозрачности»

18.​Синхронный JK-триггер. Таблица истинности JK-триггера.

JK-триггер – работает так же как RS-триггер, с одним лишь исключением: при подаче логической единицы на оба входа J и K состояние выхода триггера изменяется на противоположное, то есть выполняется операция инверсии

Здесь J – Set – установка 0, K – Reset – сброс в 0

19.​T-триггер. Таблица истинности T-триггера.

Т-триггер – при единице на входе Т, по каждому такту на входе С изменяет своё логическое состояние на противоположное, и не изменяет выходное состояние при нуле на входе T.

Т-триггер можно построить на JK-триггере (вход T подводится прямо к J и K)

20.​ Счетчики. Основные параметры. Области применения.

Счётчик – схема, на выходе которой получается двоичный или двоично-десятичный код, соответствующий числу поступивших импульсов. Если счетчик доходит до трехразрядного (например 7), следующее нажатие обнуляет его — это максимальное число единичных сигналов, которое может быть посчитано счётчиком, называется «модуль счёта» или «коэффициент пересчёта».

Функциональное назначение – регистрация числа импульсов, поступающих на

вход.

по направлению счёта:

●​ суммирующие (счёт возрастает); ●​ вычитающие (счёт убывает);

●​ реверсивные (можно переключать возрастание и убывание);

​Области применения:

●​ Деление частоты: используются для снижения частоты следования импульсов. ●​ Построение таймеров: применяются для отсчета заданных временных

интервалов (например, в часах или процессорах). ●​ Аналого-цифровые преобразователи:

21.​ Счетчики. Счетчик с выбираемым направлением счета.

Счетчики с выбираемым направлением — это реверсивные счетчики, которые могут работать как в режиме суммирования (инкремент), так и в режиме вычитания (декремент). Переключение направления счета осуществляется коммутацией прямых или инверсных выходов триггеров предыдущих разрядов на входы последующих. Такие счетчики бывают:

●​ одноканальные (один общий счетный вход C, направление задается управляющими сигналами «+1»/«-1»).

●​ двухканальные (отдельные тактовые входы C+ и C- для суммирования и вычитания).

22.​ Полупроводниковые запоминающие устройства. Классификация ЗУ.

П/п ЗУ – тип электронной памяти, хранящий информацию в виде состояний полупроводниковых элементов (транзисторов или конденсаторов).

ЗУ бывают: адресные (пронумерованные ячейки), последовательные (формируется очередь данных) и ассоциативные

Клкссификация:

●​ RAM/ОЗУ (энергозависимая) Сохраняют данные только при наличии питания.

○​ Статическая: использует триггеры. Быстрая, дорогая, применяется для кэш-памяти процессоров

○​ Динамическая: использует микроконденсаторы. Требует постоянной «подзарядки» (регенерации). Более медленная, но емкая — используется для основной оперативной памяти ПК

●​ ROM/ПЗУ (энергоНЕзависимая) Сохраняют данные даже при отключении питания. Служат для хранения системного ПО (BIOS) и долговременных данных.

○​ Масочные: программируются при изготовлении ○​ Программируемые пользователем: программируются однократно ○​ Перепрограммируемые (в т.ч. флеш-память)

23.​ Функциональная схема и принцип работы ЗУ на базе матрицы элементов памяти.

​​ В основе ЗУ лежит матрица накопителя, строки и столбцы которой образуют адресную сетку.

Основные блоки:

●​ Матрица накопителя: Двумерный массив ячеек памяти.

●​ Дешифратор строк (X) и столбцов (Y): Выбирают конкретную ячейку по адресу. ●​ Усилители считывания/записи: Улавливают слабый сигнал с шин.

●​ Схема управления (устройство ввода-вывода): Управляет направлением данных (чтение/запись) и хранение.

Принцип работы:

На шину адреса подается код. Дешифраторы строк и столбцов активируют одну конкретную ячейку на пересечении. Сигнал CS (выбор кристалла) активирует чип. Сигнал WE (Write Enable) определяет: записываются входные данные в ячейку или содержимое ячейки выдается на выходную шину данных.

​

24.​Методы наращивания емкости памяти ОЗУ.

Когда емкости одного кристалла недостаточно, применяют:

●​ Наращивание разрядности слова:

Микросхемы включаются параллельно. Адресные шины и шины управления всех модулей объединяются. Каждая микросхема подключается к своему кусочку общей шины данных. (Пример: из 4-х чипов 4-бит делаем 16-бит).

●​ Наращивание адресного пространства (количества слов):

Старшие разряды адреса подаются на внешний дешифратор, выходы которого подключены ко входам разных банков микросхем. В каждый момент времени активен только один банк.

●​ Комбинированное наращивание: Сочетание методов 1 и 2 для получения большого объема памяти нужной разрядности.

25.​Основные функциональные блоки вычислительного устройства.

1.​ Дешифратор команд 2.​ Операционные устройства (АЛУ): обработка

2.1.​ Целочисленной арифметики 2.2.​ Операций сдвига 2.3.​ Десятичной арифметики

2.4.​ Чисел с плавающей точкой 2.5.​ Графических операций

3.​ Устройства управления (синхронизирует работу оборудования и координирует выполнение логических и физических операций)

4.​ Регистры (рабочие данные, адреса и флаги состояний) 5.​ Транслятор адресов операндов

6.​ Шины данных, адреса, управления (ими объединены все блоки)

26.​Основные характеристики процессора. Классификация микропроцессоров.

●​ Архитектура (ARM, RISC, MIPS…) ●​ Разрядность (8, 16, 32, 64)

●​ Ядерность ●​ Тактовая частота

●​ Потребляемая мощность ●​ Техпроцесс (технология производства)

●​ Логический уровень (наверное, это про напряжение “1” и “0”) ●​ Назначение (общего назначения, микроконтроллеры, DSP …)

●​ Разрядность шины адреса (задает максимальный объем адресуемой оперативной памяти)

27.​Виды архитектур вычислительного устройства.

●​ Архитектура фон Неймана (Программы и данные хранятся в одной и той же физической памяти. Процессор не может одновременно считывать команду и данные, что создает «узкое горлышко» в производительности. )

●​ Гарвардская архитектура (Память команд и память данных разделены. Это позволяет процессору считывать команду и операнды одновременно, что значительно увеличивает скорость работы) – микроконтроллеры и DSP

28.​АЛУ. Алгоритм функционирования процессора.

—блок, выполняющий арифметические и логические операции над операндами, поступающими из регистров или памяти

Алгоритм функционирования:

●​ Выборка команды: Из ячейки памяти читается код команды. ●​ Декодирование: УУ распознает тип операции.

●​ Выборка операндов: Данные загружаются в АЛУ. ●​ Исполнение: АЛУ выполняет операцию.

●​ Запись результата: Результат помещается в регистр/память. Установка флагов (нуль, перенос, переполнение).

29.​Конвейризация в микропроцессорных устройствах.

Конвейеризация — способ повышения производительности, при котором выполнение следующей команды начинается до завершения предыдущей.

Если микропроцессор устроен таким образом, что работа каждого этапа выполнения команды производится в определенном месте со своими аппаратными ресурсами, а после выполнения этой работы команда передается на следующий этап (а, значит на следующее определенное место), то получается, что каждая команда обрабатывается на конвейере. В этом случае время выполнения каждой команды равно времени нахождения этой команды на конвейере, а если считать, что время нахождения каждой команды на ступени равно, например, одному такту, то результат выполнения каждой команды появляется на выходе с конвейера каждый такт.

30.​Прерывания в микропроцессорных устройствах.

Прерывание в микропроцессорном устройстве — это механизм, позволяющий аппаратному сигналу временно приостановить выполнение текущей программы и запустить специальную подпрограмму — обработчик прерывания. Возможны три варианта реакции:

●​ Маскирование прерывания (игнорировать событие до завершения текущей задачи).

●​ Поллинг или буферизация (отложить полную обработку, сохранив данные для последующего анализа).

●​ Немедленно переключиться на обслуживание, приостановив основную программу.

Стандартная последовательность обработки включает: сохранение регистров контекста (программный счетчик, регистр состояния, аккумуляторы), сброс контроллера прерываний, обработку данных, восстановление регистров и возврат в прерванную программу.

31.​Понятие интерфейса.

Интерфейс в микропроцессорном устройстве — это совокупность аппаратных и программных средств (линии, шины, сигналы, алгоритмы, электронные схемы), которая обеспечивает сопряжение микропроцессора, памяти и устройств ввода-вывода.

В зависимости от структуры системы выделяют четыре уровня интерфейсов: внутриплатные (Q-BUS, MICROBUS), межплатные (MULTIBUS), межблочные (КАМАК, МЭК) и интерфейсы распределённых систем. Обмен данными с периферией может выполняться в программно-управляемом режиме (синхронная или асинхронная передача, а также передача с прерыванием программы) либо в режиме прямого доступа к памяти (ПДП), когда микропроцессор отключается от шин, что повышает производительность в реальном времени.

32.​Классификация интерфейсов.

По способу передачи:

●​ Параллельные (IEEE-1284/LPT, IDE).

●​ Последовательные (COM, USB, SPI, I2C).

По синхронизации:

●​ Синхронные (есть линия тактового сигнала).

●​ Асинхронные (синхронизация по старт-стоповым битам).

По расстоянию:

●​ Внутрисхемные (I2C, SPI, JTAG).

●​ Системные (PCIe).

●​ Периферийные / Промышленные (RS-485, CAN).

По режиму обмена:

●​ Симплекс (одностороннее)

●​ Полудуплекс (двустороннее, но по очереди)

●​ Полный дуплекс (одновременное двустороннее)

33.​Последовательный асинхронный/синхронный интерфейсы.

Асинхронный (например UART):

Нет общей линии тактового сигнала. Передатчик и приемник используют свои тактовые генераторы. Синхронизация происходит по фронту старт-бита. Формат посылки: Старт-бит (0), 5-9 бит данных, бит чётности (для проверки), Стоп-бит

(1).

Синхронный (например SPI):

Есть выделенная линия тактового сигнала. Мастер генерирует такты, по которым слейв считывает или выставляет биты данных. Строгий интервал обработки, выше скорость, не нужны старт-стоп биты.

34.​Параллельный интерфейс.

Способ обмена, где все биты слова данных передаются одновременно по нескольким (обычно 8, 16, 32) физическим линиям.

Достоинства: Высокая теоретическая скорость на малых расстояниях. Недостатки: Много проводников, сдвиг фаз на высоких частотах.

35.​Интерфейс UART.

Universal Asynchronous Receiver-Transmitter (Универсальный асинхронный приемопередатчик).

●​ Физика: ​

Линии TX (передача) и RX (прием). Уровни TTL (0/3.3В или 5В) внутри схемы, для связи на расстояния преобразуются в RS-232 (±12В).

●​ Протокол: ​ По одному биту за равные промежутки времени. ​

Отсутствие передачи — высокий уровень. Начало — низкий старт-бит. Далее биты данных (младший вперед), опционально бит четности, стоп-бит.

●​ Главное требование: Скорости (Baud Rate) приемника и передатчика должны быть заранее согласованы (9600, 115200 и т.д.) и расхождение частот не должно превышать ~3-5%.

Применяется во встраиваемых устройствах и системах на кристалле

36.​Интерфейс RS-485.