Протокол выполнения лабораторной работы.
Часть 1.
1.Был создан блок, соответствующий схеме, разработанной в лабораторной работе №1. Далее этот блок был добавлен в проект и подключен к входам и выходам (рисунок 1)
Рисунок 1 - Блок схемы, созданной в лаб. 1
2.Была спроектирована схема, реализующая логическую функцию с использованием мультиплексора (рисунок 2).
Рисунок 2- схема, реализующая логическую функцию с использованием мультиплексора
3.Была спроектирована схема, реализующая логическую функцию с использованием дешифратора (рисунок 3).
4
Рисунок 3-- схема, реализующая логическую функцию с использованием дешифратора
Дешифратор реализует конъюнктивный одночлен (минтерм), то есть логическое произведение входных сигналов в прямой или инверсной форме. Так как количество нулевых значений в векторе функции меньше, мы подключили выходы дешифратора, соответствующие нулевым значениям функции, к элементу ИЛИ-НЕ, формируя тем самым требуемую логическую функцию.
Что происходит внутри дешифратора продемонстрировано в таблице 1:
X4 |
X3 |
X2 |
X1 |
d0 -d15 |
|
F(x4- |
Не(d0 или d2 или d9 или d10 или d11 или |
||||||||
|
|
|
|
|
|
x1) |
d14 или d15) |
|
|
|
|
|
|
||
0 |
0 |
0 |
0 |
1000 0000 0000 0000 |
|
0 |
|
¬ (1 0 0 0 0 |
0 0) = ¬ 1 = |
0 |
|
|
|
||
0 |
0 |
0 |
1 |
0100 0000 0000 0000 |
|
1 |
|
¬ (0 0 0 0 0 |
0 0) = ¬ 0 = |
1 |
|
|
|
||
0 |
0 |
1 |
0 |
0010 0000 0000 0000 |
|
0 |
|
¬ (0 1 0 0 0 0 0) = ¬ 1 = |
0 |
|
|||||
0 |
0 |
1 |
1 |
0001 0000 0000 0000 |
|
1 |
|
¬ (0 0 0 0 0 |
0 0) = ¬ 0 = |
1 |
|
|
|||
0 |
1 |
0 |
0 |
0000 1000 0000 0000 |
|
1 |
|
¬ (0 0 0 0 0 |
0 0) = ¬ 0 = |
1 |
|
|
|||
0 |
1 |
0 |
1 |
0000 0100 0000 0000 |
|
1 |
|
¬ (0 0 0 0 0 |
0 0) = ¬ 0 = |
1 |
|
|
|||
0 |
1 |
1 |
0 |
0000 0010 0000 0000 |
|
1 |
|
¬ (0 0 0 0 0 |
0 0) = ¬ 0 = |
1 |
|
|
|
||
0 |
1 |
1 |
1 |
0000 0001 0000 0000 |
|
1 |
|
¬ (0 0 0 0 0 |
0 0) = ¬ 0 = |
1 |
|
|
|||
1 |
0 |
0 |
0 |
0000 0000 1000 0000 |
|
1 |
|
¬ (0 0 0 0 0 |
0 0) = ¬ 0 = |
1 |
|
|
|||
1 |
0 |
0 |
1 |
0000 0000 0100 0000 |
|
0 |
|
¬ (0 0 1 0 0 |
0 0) = ¬ 1 = |
0 |
|
|
|||
1 |
0 |
1 |
0 |
0000 0000 0010 0000 |
|
0 |
|
¬ (0 0 0 1 0 |
0 0) = ¬ 1 = |
0 |
|
|
|||
1 |
0 |
1 |
1 |
0000 0000 0001 0000 |
|
0 |
|
¬ (0 0 0 0 1 |
0 0) = ¬ 1 = |
0 |
|
|
|||
1 |
1 |
0 |
0 |
0000 0000 0000 1000 |
|
1 |
|
¬ (0 0 0 |
0 0 |
0 0) = ¬ 0 = |
1 |
|
|
||
1 |
1 |
0 |
1 |
0000 0000 0000 0100 |
|
1 |
|
¬ (0 0 0 |
0 0 |
0 0) = ¬ 0 = |
1 |
|
|
||
1 |
1 |
1 |
0 |
0000 0000 0000 0010 |
|
0 |
|
¬ (0 0 0 |
0 0 |
1 0) = ¬ 1 = |
0 |
|
|||
1 |
1 |
1 |
1 |
0000 0000 0000 0001 |
|
0 |
|
¬ (0 0 0 |
0 0 |
0 1) = ¬ 1 = |
0 |
|
|||
Таблица 1- работа дешифратора
Результаты функционального и временного моделирования, их сравнительный анализ.
Результат функционального моделирования (рисунок 4).
5
Рисунок 4 - Результат функционального моделирования
По результатам функционального моделирования установлено, что схема работает корректно, а все выходы формируют одинаковый результат, соответствующий заданной функции.
Результат временного моделирования (рисунок 5).
Рисунок 5 - Результат временного моделирования
Сравнительный анализ:
По результатам временного моделирования установлено, что наименьшую задержку имеет схема, реализованная на дешифраторе, затем следует схема на базовых логических элементах, а наибольшую задержку показывает схема на мультиплексоре. Полученный результат отличается от ожидаемого, что может быть связано с особенностями реализации логических элементов и оптимизации схемы средствами САПР.
6
Функциональная схема, сгенерированная в Quartus II
Список и назначение внешних контактов, описание процесса макетирования.
7