Результаты функционального и временного моделирования, их сравнительный анализ.
Результат функционального моделирования (рисунок 4).
Рисунок 4 - Результат функционального моделирования
По результатам функционального моделирования установлено, что схема работает корректно, а все выходы формируют одинаковый результат, соответствующий заданной функции.
Результат временного моделирования (рисунок 5).
Рисунок 5 - Результат временного моделирования
Сравнительный анализ:
По результатам временного моделирования установлено, что наименьшую задержку имеет схема, реализованная на дешифраторе, затем следует схема на базовых логических элементах, а наибольшую задержку показывает схема на мультиплексоре. Полученный результат отличается от ожидаемого, что может быть связано с особенностями реализации логических элементов и оптимизации схемы средствами САПР.
Функциональная схема, сгенерированная в Quartus II
Список и назначение внешних контактов, описание процесса макетирования. Часть 2.
В ходе выполнения работы разработана схема, обеспечивающая преобразование четырёхразрядного входного кода в семиразрядный выходной код для управления семисегментным индикатором.
Для ее создания была построена таблица истинности для всех возможных входных комбинаций и соответствующих им состояний сегментов. (Таблица 2). Схема построена с помощью использования дешифраторов.
С0 |
С1 |
С2 |
С3 |
С4 |
С5 |
С6 |
С7 |
X4 |
X3 |
X2 |
X1 |
Символ |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
2 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
3 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
4 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
5 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
6 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
7 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
8 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
9 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
A |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
b |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
C |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
d |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
E |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
F |
Получившаяся схема представлена на рисунках 6-13.
Рисунок 6
Рисунок 7
Рисунок 8
Рисунок 9
Рисунок 10
Рисунок 11
Рисунок 12
Рисунок 13