Министерство науки и высшего образования Российской Федерации Федеральное государственное автономное образовательное учреждение
высшего образования
«ТОМСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ СИСТЕМ УПРАВЛЕНИЯ И РАДИОЭЛЕКТРОНИКИ» (ТУСУР)
Кафедра безопасности информационных систем (БИС)
КОМБИНАЦИОННЫЕ УСТРОЙСТВА
Отчёт по лабораторной работе №2
По дисциплине «Электроника и схемотехника»
Вариант №21
-
Студент гр.
-
Руководитель
Доцент кафедры КИБЭВС, к.т.н., доцент
_______Мальчуков А.Н.
___.___.2026
Введение
Цель работы – научиться применять мультиплексоры, шифраторы и дешифраторы. Постановка задачи:
Из ЛР1 взять 4 функции:
,
,
,
.
Для них необходимо построить таблицу
истинности.
Собрать схемы на холсте .bdf согласно полученным формулам.
Первая функция реализована в виде функции, вторая функция на дешифраторе, третья функция на мультиплексоре и последняя на СКНФ. Выход должен быть реализован через Lpm_mux.
Промоделировать схемы в режимах «Timing» и «Functional» так, чтобы в результате каждая функция принимала значения 0 и 1.
Сделать предположение из-за чего возникает разница в результатах моделирования.
Сверить с результатами из таблицы истинности и результатом моделирования.
Повторить эти пункты, только для описания устройств вместо схем на .bdf использовать HDL SV.
Из ЛР1 взять функции: ,
,
,
,
.
Составить таблицу истинности для данных функций.
Составить таблицу истинности для данных функций и для приоритетного шифратора 4-2. Составить формулы для каждого выхода. Согласно закону де Моргана преобразовать формулы в базис ИЛИ-НЕ.
Собрать схему приоритетного шифратора на холсте .bdf в базисе И-НЕ.
Промоделировать схемы в режимах «Timing» и «Functional».
Собрать схемы на холсте .bdf согласно полученным формулам.
Первая функция реализована в виде функции, вторая функция на дешифраторе, третья функция на мультиплексоре и последняя на СКНФ. Выход должен быть реализован через tri_buf.
Промоделировать схемы в режимах «Timing» и «Functional» так, чтобы в результате каждая функция принимала значения 0 и 1.
Сделать предположение из-за чего возникает разница в результатах моделирования.
Сверить с результатами из таблицы истинности и результатом моделирования.
Повторить эти пункты, только для описания устройств вместо схем на .bdf использовать HDL VHDL (v2).
Написать выводы о проделанной работе.
1 Реализация функций 21, 20, 19, 18
Для функций 21, 20, 19, 18 были составлены схемы на холсте .bdf (рис. 1.1), описаны на SystemVerilog (рис. 1.2) и промоделированы в режимах «Functional» и «Timing» (рис. 1.3-1.4). Также был промоделирован код на SystemVerilog в режимах «Functional» и «Timing» (рис. 1.5-1.6). Схема из RTL viewer для кода HDL представлена на рисунке 1.7.
Выбор результата осуществлен при помощи Lpm_mux.
Функции по заданию:
|
(1.1) |
|
(1.2) |
|
(1.3) |
|
(1.4) |
Из-за присутствующей задержки в режиме «Timing» происходят выходы за границы интервала.
Рисунок 1.1 — Схемы на холсте .bdf для функций 21, 20, 19, 18
Р
исунок
1.2 — Описание на SystemVerilog
Р
исунок
1.3 — Моделирование схемы «Functional»
для схемы
Р
исунок
1.4 — Моделирование схемы «Timing»
для схемы
Р
исунок
1.5
— Моделирование
кода «Functional»
для SystemVerilog
Р
исунок
1.6
— Моделирование кода
«Timing»
для SystemVerilog
Р
исунок
1.7 — Схема из RTL Viewer для кода с функциями
из первой части
Таблица 1.1 — Таблица истинности
Входы |
Выходы |
||||||
A |
B |
C |
D |
F21 |
F20 |
F19 |
F18 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |