Министерство науки и высшего образования Российской Федерации

Федеральное государственное автономное образовательное учреждение высшего образования

Томский государственный университет систем управления и радиоэлектроники (ТУСУР)

Кафедра телекоммуникаций и основ радиотехники (ТОР)

«СОЗДАНИЕ ПРОЕКТА В QUARTUS II. ЛОГИЧЕСКИЕ СХЕМЫ»

Отчет по лабораторной работе

по дисциплине «Программирование логических интегральных схем»

оценка ___________

Выполнили: Студенты гр. ___________ « » 2025 г. Проверил: Преподаватель каф. ТОР ___________ Дмитриев Э.М. « » 2025 г.

Томск 2025

Введение

Целью работы является знакомство с пакетом Quartus II. Создание проекта с помощью графического описания схем исключающего ИЛИ (рисунок 1.1), полусумматора (рисунок 1.2) и полного сумматора (рисунок 1.3).

Рисунок 1.1 – Исключающее ИЛИ

Рисунок 1.2 – Полусумматор

Рисунок 1.3 – Полный сумматор

2 ОСНОВНАЯ ЧАСТЬ

1. Рассмотрим схему исключающего ИЛИ, логическая схема которого изображена на рисунке 1.4

Рисунок 1.4 – Логическая схема «исключающее ИЛИ»

После успешной компиляции проекта привяжем схему к реальной плате. Схема подключения (pin planner) приведена на рисунке 1.5.

Рисунок 1.5 – Процесс привязки проекта в окне Pin Planner

Далее прошьём плату и проведём тестирование с помощью переключателей (рисунок 1.6).

а) «00»	а) «01»
а) «10»	а) «11»

Рисунок 1.6 – Результат прошивки платы

Проведём временную симуляцию для схемы исключающее ИЛИ (рисунок 1.7).

Рисунок 1.7 – Временная симуляция схемы исключающего ИЛИ

2. Рассмотрим схему полусумматора, логическая схема которого показана на рисунке 1.8.

Рисунок 1.8 – Логическая схема полусумматора

Проведём временную симуляцию для данной схемы (рисунок 1.9).

Рисунок 1.9 – Временная симуляция полусумматор

3. Рассмотрим схему полного сумматора, логическая схема которого показана на рисунке 1.10. Временная симуляция полного сумматора представлена на рисунке 1.11.

Рисунок 1.10 – Логическая схема полного сумматора

Рисунок 1.11 – Временная симуляция полного сумматора

Заключение

В ходе данной лабораторной работы осуществлено знакомство с пакетом Quartus II: изучен пакет Quartus II, реализованы с помощью графического программирования логические примитивы, освоена методика симуляции проектов.