ГИА 2024 Ответы УТС (НЕ ВСЕ)

однозначное соотношение , где: n -- количество информационных входов, k -- количество разрядов адресного слова

Дешифратор относится к преобразователем кодов.

В зависимости от входного двоичного кода на входе дешифратора возбуждается одна и только одна из выходных цепей.

Двоичные шифраторы выполняют операцию, обратную по отношению к дешифратору. При возбуждении одного из входов шифратора на его на его выходе формируется двоичный код номер возбужденноё входной линии.

Мультиплексоры осуществляют подключение одного из входных каналов к выходному под управлением управляющего слова. Коммутаторы (устройства сравнения) определяют отношение между двумя словами.

4. Триггеры. Разновидности и логика работы триггеров. Динамические и статические входы триггеров.

Триггер – элементарные автоматы, содержащие собственно элемент памяти(фиксатор) и схему управления. Фиксатор сроится на двух инверторах, связанных друг с другом накрест, так что выход одного соединяется со входа другого. Если на входе инвертора 1 имеется логический 0, то он обеспечивает на входе инвертора 2 логическую 1, то же согласование сигналов имеет место и для второго состояния, когда инвертор 1 находится в логической единице, а инвертор 2 в 0.

Такое соединение дает цепь с двумя устойчивыми состояниями.

Классификация триггеров проводится по признакам логического функционирования и по способу записи информации. По логическому функционированию различают триггеры типов

RS,D,T,JK и др.

Кроме того, используются комбинированные триггеры, в которых совмещается одновременно несколько типов.

Триггеры типа RS имеют 2 входа – установки в единицу (S) и установки в 0 (R).

Триггеры типа D(задержка) имеет один вход. Его состояние повторяет входной сигнал, но с задержкой, определяемой тактовым сигналом.

Триггеры типа Т изменяет своё состояние каждый раз при поступлении входного сигнала. Имеет один вход и называется триггером со счётным входом или счётным триггером.

Триггер типа JK универсален, он имеет входы установки (J) и сброса (K) подобные входам триггера SR. В отличие от последнего допускает ситуацию с одновременной подачей сигналов на оба эти входа (J=K=1). В этом режиме работает как счётный триггер относительно третьего (тактового) входа.

В комбинированных триггерах совмещается несколько режимов.

По способу записи информации различают асинхронный и синхронный триггеры (не тактируемые и тактируемые)

Вне тактируемых переход в новое состояние вызывается непосредственно изменением входных информационных сигналов.

Втактируемых, имеющихспециальныйвход, переходпроисходиттолькоприподаченаэтот вход тактовых сигналов.

По способу восприятия тактовых сигналов триггеры делятся на управляемые уровнем и управляемые фронтов.

Динамический вход может быть прямым и инверсным. Прямое динамическое управление означает разрешение на переключении при изменении тактового сигнала с нулевого значения на единичное, инверсное – при изменении тактового сигнала с единичного значения на нулевое.

Уравнение триггера:

JK: Qn = JQ QK D: Qn = D

5. Регистры: классификация, принципы построения, выполняемые функции, примеры использования.

Регистры –автоматы с памятью, которые обрабатывают инф-цию на уровне слов. Регистры относятся к интегральным схемам средней степени интеграции.

Регистрыделятсяна: параллельные, последовательные(сдвигающие), параллельно– последовател., посл. – параллельные, универсальные.

Все регистры предназначены для ряда операций над машинными словами. Регистры строятся на однотактных D- тригерах с динамическим управлением.

Параллельный двухразрядный регистр.

В ЦВМ линии связи объединены в шины и магистрали, при этом различают шину адреса, шину данных и шину управления. Различают устр-ва подключенные к шинам параллельно. При этом возникает задача идентификации устр-ва владеющим выходом. Для подключнеия выхода устр-ва к общей шине используются интегральные схемы, имеющие выход с тремя состояниями, или с открытым коллктором(сток).

Ф-ции параллельных регистров: -прием инф-ции -хранение, если есть сброс

-выдача кодов, если параллельный регистр дополняется вых с 3 состояниями.

Регистр со сдвигом:

Вкаждом такте работы происходит Сдвиг на 1р вправо эквивалентен делению на 2,положит, а если

влево эквивалентен умножению на 2.

Парал. – последоват. регистр:

Наряду со входом сдвига имеет вход параллельной записи.

Универсальные регистры:

Обладают функциями парал и последоват регистров сдвига. Имеют сложную схему управления, внешние сигналы на входе которой определяют режим работы:

-хранение -запись -сдвиг вправо -сдвиг в лево

Регистры сдвига исп-ся для преобразования параллельных входов в последовательные и последовательные в параллельные, в схемах умножения и деления.

Признак классификации регистра – способ приёма и выдачи данных: парал., последовательные (сдвигающие), параллельно – последовател., посл. – парал. и универсальные. Все регистры предназначены для ряда операций над машинными словами. Регистры строятся на однотактных D- тригерах с динамическим управлением.

В ЦВМ линии связи объединены в шины и магистрали, при этом различают шину адреса, шину данных и шину управления. При этом возникает задача Идентификации устр-ва владеющим выходом. Для подключнеия используется выход с тремя состояниями, или с открытым коллктором(сток).

Регистр с 3мя состояниями:

Если парал-ый рег дополнить вых-ми с 3 сост-ми то у него появится дополн микрооперация – выдача кода. Такие рег можно непосредственно нагружать на общие шины.

Регистр со сдвигом вправо:

Состоит из цепочки D-триггеров вых Q соед. Со входом D и т.д. DR-вход сдвига вправо. Сдвиг вправо эквивалентен делению на 2,положит. Число – DR=0,отрицат – DR= 1 Это операция преобразования парал. кода в последоват.

Парал. – последоват. регистр:

Наряду со входом сдвига есть парал. взод.

Универсальные регистры:

Обладают функциями парал и последоват регистров. Имеют сложную схему управления, внешние сигналы на входе которой определяют режим работы.

6. Счетчики: назначение, классификация, принципы построения, режимы работы примеры использования.

Устройство которое подсчитывает число событий происходящих на их входе (либо положительный, либо отрицательный перепад).

По способу построения счётчики делятся на:

синхронные (параллельные)

асинхронные (последовательные) По направлению счёта:

прямые

реверсивные

универсальные – которые могут складывать и вычитать, они могут работать в счётном режиме

ив режиме вычитания

По системе счисления:

двоичные

двоично – десятичные

специальные

Основу составляют: Счётчик на базе Т-триггера (счётный триггер) - прямой асинхронный двоичный счётчик.

2n – все выходы счётчика. n – количество триггеров. Временные диаграммы (3-х разрядный)

Счётвпрямомнаправлении, еслисниматьспрямыхвходов. Инверсныевходыбудутобразовывать обратный счёт.

Недостаток: быстродействие прямо пропорционально количеству разрядов.

В параллельных счётчиках сигнал синхронизации подаётся одноактно, а функция счётчика реализуется за счёт схемы подключения выхода счётчика по выходам счётчика.

Современные микросхемы счётчиков имеют разъёмы для наращивания разряда.

7. Полупроводниковая память: назначение, классификация. Временные диаграммы работы ЗУ.

Полупроводниковые ЗУ служат для хранения и обработки информации, обмена его с другими устройствами. Основные параметры ЗУ являются альтернативными друг другу: > информационная емкость противоречит быстродействию, что в свою очередь не сочетается с ценой. В связи с этим память в современных ЭВМ/ЦУ имеет многоступенчатую иерархическую структуру: 1ур – РегистровыеЗУ– встроенныевпроцессор(наиболееб/дпамятьнебольшогообъема) – сокращение количества обращений к др. видам памяти. СОЗУ, РОН, РФ. 2 ур. – КЭШ память служит для хранения копий информации, участвующей в текущих операциях обмена. Размер – 512 кБ, высокое быстродействие обеспечивает повышение производительности системы в целом. 3 ур. – Основная память – полупроводниковая, постоянная или оперативная память ОЗУ, ПЗУ имеет достаточно большой объем но менее быстродействующая. Память хранит используемый в текущий момент фрагмент программы вместе с данными. Быстродействие в идеале должно быть согласовано с быстрод. процессора. В этом случае отпадает необходимость в КЭШ памяти. 4 ур. – специальные виды памяти – многопортовая, ассоциативная, видеопамять, буферы промежуточного хранения и др. Многопортовая ОЗУ. 5 ур – Внешняя память ВЗУ: магнитные диски, CD, флеш. Многие виды ВЗУ представляют собой механические устройства с вращающимся носителем информации, что ограничивает быстродействие таких устройств. ВЗУ имеют значительно большую емкость чем основная память при значительно более низком быстродействии. Особенность – возможность хранения информации при отсутствии питания. Основные параметры ЗУ: 1) Информационная емкость– max возможныйобъемхранимойинформации(бит, байт, кбит, кбайт, Мбайт – 220б, Гбайт

– 230б; если шина32 разрядн– 232/230=4Гб), 2) ОрганизацияЗУ – произведениечислахранимых слов на их разрядность: 2048*8=2кБайт, 3) Быстродействие ЗУ оценивается временем записи, длительностью цикла чтения-записи. Время считывания – интервал между моментами появления сигнала чтения и слова на выходе ЗУ. Время записи – интервал после появления сигнала записи, достаточного для установления запоминающей ячейки в состояние, заданное входным кодом. Минимально допустимый интервал между последовательными циклами чтения-записи образует соответствующий цикл доступа. Длительности цикла в чтении и записи несколько больше собственно цикла чтения и записи. Это связано с тем, что после выполнения операции требуется некоторое время для восстановления начала записи ЦУ.

Классификация ЗУ по способу доступа: 1)Адресные (Rom – ROM-M, P-ROM, EROM, EEROM, FLASH; RAM: статические: асинхронные, синхронные, конвейерные; динамические: стандартные, квазистандартные, повышенного быстродействия), 2) Последовательные (буферного типа – FIFO, LIFO, файловые, циклические), 3) Ассоциативные (Полностью ассоциативные, с прямым отображением, наборно-ассоциативные).

При адресном доступе код на адресн. входах указывает ячейку, к которой происходит обращение. Все ячейки в момент обращения равнодоступны, следов-но время обращения к любой ячейке одинаково. Другие типы ЗУ часто строится на базе адресных ЗУ (ROM, RAM, ОЗУ). ROM – read only memory – память только для чтения – ПЗУ. RAM – random access memory – память с произвольным доступом ОЗУ. ОЗУ – для хранения данных, которые могут быть изменены в произвольный момент времени: фрагмент исполняемой программы вместе с используемыми данными. Хранит информацию при наличии питания. Не является энергонезависимой памятью. Отличие между статическими и динамическими ОЗУ осуществляется в построении запоминающей ячейки. Ячейки статической ОЗУ – простейший асинхронный RS-триггер. Ячейка динамической ОЗУ представляет конденсатор, выполняемый в виде МОП-структуры. Информация в динамической запоминающей ячейке хранится в виде заряда конденсатора. Т.к. заряд конденсатора стечениемвремениуменьшается, ячейкидинамическогоОЗУнеобходимо подвергатьрегенерации. (контроллеры регенерации –SRAM static RAM, DRAM - dynamic RAM). В случае асинхронных ЗУ сигналы управления могут быть как импульсными, так и потенциальными. В синхронных статических ОЗУ некоторые сигналы обязательно должны быть импульсными (сигн. управления – напр. сигнал выборки кристалла CS), позволяют привязать цикл обращения к тактам процессора. В конвейерных ОЗУ организован конвейерный принцип обработки информации, согласно которому цикл обработки (обращения к памяти) разбивается на несколько фаз. Конвейерной называют такую организацию исполнения команд обращения к памяти, при которой в каждом такте одновременно выполняются несколько команд, находящихся в различных фазах обработки. При конвейерной организации обмен осуществляется пакетами. Первое обращение в пакете – длинное (стандартное), 2е и последующие – более быстрые, за счет эффекта от конвейера.

A=AxAy=Axn-k-1=Ax0Ayk…Ay0

DCx – дешифратор строк DCy – дешифратор столбцов

В результате подачи адреса запомин ячейки на вход интегральной схемы ЗУ активизируется один запоминающий элемент, находящийся на пересечении строки и столбца, номер которого содержится в поле адреса. Достоинства 3D: сокращение общего количества выходов адресного дешифратора.

Nx=2n-k Ny=2k n-k=k=k/2, n – четное N=Nx+Ny=2n/2+2n/2=2*2n/2=2*2k/2=2n/2+1

Недостаток: усложнение схемы запомин элемента за счет двухкоординатной выборки.

На базе структуры с одноразрядной организацией строятся структуры с многоразрядной организацией накопителя. В этом случае m- одноразрядных накопителей включаются параллельно относительно адресных дешифраторов, где m- разрядность слова данных. Получается полноценная 3D структура.

Достоинства 2D и 3D структур сочетаются в модифицированной 2D структуре 2DМ

1). Сигналом активного уровня с выхода DCx возбуждается 1 из 2n-k строк накопителя длиной m*2k, m – разрядность слова данных.

2). Сигналом активного уровня с выхода DCy из m*2k выбранных запомин элементов обращение осуществляется к одному слову из m элементов (т.е. в каждой из m групп элементов размером 2k выбирается один элемент – 1 бит слова данных).

3). В данном случае сложность схемы переносится на схему буфера данных, который должен иметь в своем составе m двунаправленных мультиплексоров с организацией 2kх1, кот. в режимах записи и чтения по коду адреса столбца формируют из длинной строки слово данных.