Энциклопедия PC
.pdf326 Глава 6. Электроннаяпамять
ложение ко входу Vpp напряжения программирования, которое для различных типов EPROM лежит в диапазоне 12-26 В (обычно указывается на корпусе микросхемы). Комбинации управляющих сигналов, формирующие импульсы записи для EPROM разной емкости, различны. При напряжении на входе VPP 5 В и ниже модификация памяти (запись) невозможна ни при каких комбинациях управляющих сигналов, и микросхемы работают строго в режиме ROM. Этот режим и используется для микросхем BIOS, так что никакой вирус им нестрашен. В PC чаще всего применяют микросхемы EPROM в корпусах DIP и PLCC (табл. 6.13), расположениевыводовпопулярныхмикросхемприведенонарис. 6.32 и6.33.
А7 |
1 |
^24 |
Vcc А8 |
Vpp/A15* |
1 |
^/28 |
Vcc |
Vppt |
1 |
' 32 |
J Vcc |
|
А6 |
23 |
|
А12 |
2 |
27 |
PGM#/A14* |
A16I |
2 |
31 |
3 PGM# |
||
А5 |
3 |
22 |
А9 |
А7 |
3 |
26 |
А13* |
|||||
A15[ |
3 |
30 |
A17* |
|||||||||
А4 |
4 |
21 |
А11Л/рр* |
А6 |
4 |
25 |
А8 |
A12[ |
4 |
29 |
I A14 |
|
A3 |
5 |
20 |
ОЕ#Л/рр* |
А5 |
5 |
24 |
А9 |
A7I |
5 |
28 |
I A13 |
|
А2 |
6 |
19 |
А10 |
А4 |
6 |
23 |
А11 |
A6I |
6 |
27 |
A8 |
|
А1 |
7 |
18 |
СЕ# |
A3 |
7 |
22 |
ОЕ#Л/рр* |
A5t |
7 |
26 |
A9 |
|
АО |
8 |
17 |
DQ7 |
до |
8 |
21 |
А10 |
A4I |
8 |
25 |
A11 |
|
DQ |
9 |
16 |
DQ6 |
А1 |
9 |
20 |
СЕ# |
A31 |
9 |
24 |
I OE# |
|
DQ1 |
10 |
15 |
DQ5 |
АО |
10 |
19 |
DQ7 |
A2t |
10 |
23 |
I A10 |
|
DQ2 |
11 |
14 |
DQ4 |
DQO |
11 |
18 |
DQ6 |
AH |
11 |
22 |
I CE# |
|
GND |
12 |
13 |
DQ3 |
DQ1 |
12 |
17 |
DQ5 |
АО I |
12 |
21 |
I DQ7 |
|
|
|
|
|
DQ2 |
13 |
16 |
DQ4 |
DQOt |
13 |
20 |
DQ6 |
|
|
|
|
|
GND |
14 |
15 |
DQ3 |
DQ1 t |
14 |
19 |
DQ5 |
|
|
|
|
|
|
|
|
|
DQ2I |
15 |
18 |
DQ4 |
|
|
|
|
|
|
|
|
|
GND |
16 |
17 |
DQ3 |
Рис. 6.32. РасположениевыводовмикросхемEPROM вкорпусахDIP: a—
DIP-24; б— DIP-28; в— DIP-32
А11 С |
1 0 |
32 |
] ОЕ# |
|
'•* со см 1- см т- о -^ |
|
||
А9 С |
2 |
U |
31 |
] А10 |
|
|
||
|
|
со со со |
|
|
||||
А8П |
3 |
|
30 |
: |
A7 С 5 |
О |
29 |
А14 |
А13 С |
4 |
|
29 |
D DQ7 |
||||
А14 С |
5 |
|
28 |
DQ6 |
A6 С 6 |
28 |
|
А13 |
А17* С |
6 |
|
27 |
DQ5 |
A5 С 7 |
27 |
|
А8 |
PGM# С |
7 |
|
26 |
DQ4 |
A4 С 8 |
26 |
|
А9 |
Vcc С |
8 |
|
25 |
DQ3 |
A3 С 9 |
25 |
|
А11 |
Vpp С |
9 |
|
24 |
GND |
А2 С Ю 24 |
|
ОЕ# |
|
А16* с |
10 |
23 |
DQ2 |
А1 С 11 |
23 |
|
А10 |
|
А15* с |
11 |
22 |
DQ1 |
АОС 12 |
22 |
|
СЕ# |
|
А12 С |
12 |
21 |
DQO |
DQO С 13 |
•^•ююг^сосло |
DQ7 |
||
А7Е |
13 |
20 |
АО |
|
|
|
|
|
Аб£ |
14 |
19 |
А1 |
|
т- CM Q СО ' |
|
||
A5f |
15 |
18 |
А2 |
|
ssls; |
|
||
А4 с |
16 |
17 |
3 A3 |
|
|
|||
|
|
|
|
Рис. 6.33. РасположениевыводовмикросхемEPROM вкорпусахTSOP иPLCC: 5- TSOP-32; tf-PLCC-32
|
|
|
|
|
6.5. Энергонезависимаяпамять 327 |
|
Таблица6.13. ПопулярныемикросхемыEPROM |
|
|
|
|||
|
|
|
|
|
||
Микросхемаи |
Корпус |
Рисунок |
Примечание |
|
||
организация |
|
|
|
|
|
|
2716- 2 Кх8 |
DIP-24 |
6.32, a |
20= |
• OE#; 21 - Vpp |
|
|
|
|
|
|
|
||
2732 - 4Кх8 |
DIP-24 |
6.32, a |
20-OE#/Vpp, 21 - A l l |
|
||
2764 - 8Кх8 |
DIP-28 |
6.32, 6 |
1 - |
Vpp 22 - OE#; 26 - |
NC, 27 - PGM# |
|
2712 |
- 16 Кх8 |
DIP-28 |
6.32,6 |
1 - |
VP 22 - OE#; 26 - |
A13, 27 - PGM# |
2725 - 32Кх 8 |
DIP-28 |
6.32,6 |
1 - |
Vpp 22 - OE#; 26 - |
A13, 27 - A14 |
|
2751 |
- 64Кх8 |
DIP-28 |
6.32, 6 |
1 - |
A15, 22 - OE#/Vpp, |
26 - A13, 27 - A14 |
2701 |
- 128Кх8 |
DIP-32 |
6.32,в |
30- |
= |
|
2701 |
- 128Кх8 |
TSOP-32 |
6.33, a |
6- |
NC |
|
2701 |
- 128Кх8 |
PLCC-32 |
6.33, 6 |
30- |
•N |
|
2702 |
- 256Кх8 |
DIP-32 |
6.32,e |
- |
|
|
2702 |
- 256Кх8 |
TSOP-32 |
6.33, a |
- |
|
|
2702 |
- 256Кх8 |
PLCC-32 |
6.33, 6 |
- |
|
|
НазначениевыводовмикросхемEPROM приведеновтабл. 6.14.
Таблица6.14. НазначениевыводовмикросхемEPROM
Сигнал |
Назначение |
CE# |
Chip Enable — разрешениедоступа. Низкийуровеньразрешаетобращение |
|
|
кмикросхеме, высокийуровеньпереводитмикросхемуврежимпониженного |
______потребления__________________________________________ |
||
ОЕ# |
|
Output Enable — разрешениевыходныхбуферов. Низкийуровеньпринизкомуровне |
СЕ# разрешаетчтениеданныхизмикросхемы. Унекоторыхтиповмикросхемнаэтот |
||
______жевыводврежимепрограммированияподаетсянапряжениеУРР______________ |
||
|
DQx |
Data Input/Output — двунаправленныелиниишиныданных. Времядоступапричтении |
|
|
отсчитываетсяотустановкидействительногоадресаилисигналаСЕ# (взависимостиот |
|
|
______того, чтопроисходитпозднее)__________________________________ |
Ах |
|
Address — входныелиниишиныадреса. ЛинияА9 допускаетподачувысокого(12 В) |
напряжениядлячтениякодапроизводителя(АО- 0) иустройства(АО- 1), приэтом |
||
______наостальныеадресныелинииподаетсялогическийноль___________________ |
||
PGM# |
Programm — импульспрограммирования(некоторыемикросхемынеимеютэтогосигнала, |
______ихпрограммированиеосуществляется посигналуСЕ# привысокомуровнеУРР)_____
\'ff____Программирующеенапряжениепитания(длянекоторыхтипов— импульс)_______
V££____Питание(+5 В)___________________________________
ОтметимосновныесвойстваEPROM.
•Стирание информации происходит сразу для всей микросхемы под воздействием облучения и занимает несколько минут. Стертые ячейки имеют единичныезначениявсехбит.
•Запись может производиться в любую часть микросхемы побайтно, в пределах байта можно маскировать запись отдельных бит, устанавливая им единичные значенияданных.
•Защита от записи осуществляется подачей низкого (5 В) напряжения на вход Vpp врабочемрежиме(толькочтение).
•Защитаотстиранияпроизводитсязаклейкойокна.
328 Глава 6. Электроннаяпамять
6.5.2. Флэш-памятьиEEPROM
Стирать микросхемы постоянной памяти можно электрическим способом. Однако этот процесс требует значительного расхода энергии, который выражается в необходимостиприложенияотносительновысокогонапряжениястирания(10-30 В) и длительности импульса стирания более десятка микросекунд. Интерфейс традиционных микросхем EEPROM имел временную диаграмму режима записи с большой длительностью импульса, что не позволяло непосредственно использовать сигнал записи системной шины. Кроме того, перед записью информации в ячейку обычно требовалось предварительное стирание, тоже достаточно длительное. Микросхемы EEPROM относительно небольшого объема широко применяются в качестве энергонезависимой памяти конфигурирования различных адаптеров. Современные микросхемы EEPROM имеют довольно сложную внутреннюю структуру, в которую входит управляющий автомат. Это позволяет упроститьвнешнийинтерфейс, делаявозможнымнепосредственноеподключение к микропроцессорной шине или иному интерфейсу, и скрыть специфические (и ненужные пользователю) вспомогательные операции типа стирания и верификации. Микросхемы EEPROM позволяют считывать и перезаписывать (стирать) любую ячейку памяти, но перезапись требует довольно много времени.
Флэш-память по определению относится к классу EEPROM (электрическое стирание), но использует особую технологию построения запоминающих ячеек. Стирание во флэш-памяти производится сразу для целой области ячеек (блоками или полностью всей микросхемы). Это позволило существенно повысить производительность в режиме записи (программирования). Флэш-память обладает сочетанием высокой плотности упаковки (ее ячейки на 30 % меньше ячеек DRAM), энергонезависимого хранения, электрического стирания и записи, низкого потребления, высокой надежности и невысокой стоимости. Первые микросхемы флэшпамяти были предложены фирмой Intel в 1988 году и с тех пор претерпели существенныеизмененияпоархитектуре, интерфейсуинапряжениюпитания.
Каждаяячейкафлэш-памятисостоитвсегоизодногоуниполярного(полевого) транзистора. Ячейки организованы в матрицу; разрядность данных внешнего интерфейса — 8 или 16 бит (ряд микросхем имеет переключаемую разрядность). Чистые (стертые) ячейки содержат единицу во всех битах; при записи (программировании) нужные биты обнуляются. Возможно последующее программирование и уже записанных ячеек, но при этом можно только обнулять единичные биты, но не наоборот. В единичное состояние ячейки переводятся только при стирании. Стирание выполняется для всей матрицы ячеек; стирание одиночной ячейки невозможно. Чтение флэш-памяти ничем не отличается от чтения любой другой памяти — подается адрес ячейки, и через некоторое время доступа (десятки — сотни наносекунду) на выходе появляются данные. Запись выглядит несколько сложнее — для программирования каждого байта (слова) приходится выполнять процедуру, состоящую из операций записи и считывания, адресованных к микросхеме флэш-памяти. Однако при этом шинные циклы обращения к микросхеме являются нормальными для процессора, а не растянутыми, как для EPROM и EEPROM. Таким образом в устройстве с флэшпамятью легко реализуется возможность перепрограммирования
6.5. Энергонезависимаяпамять 329
без извлечения микросхем из устройства. Большинство микросхем флэш-памяти имеет интерфейс, аналогичный асинхронной статической памяти (SRAM), а при чтении он упрощается до интерфейса ROM/PROM/EPROM. Существуют версии
синтерфейсом динамической памяти, асинхронным и синхронным, а также и со специальными интерфейсами, в том числе и PC. Первые микросхемы работали только при напряжении питания 5 В, а для программирования и стирания требовали дополнительное питание Vpp - + 12 В. Затем появились микросхемы всего с одним питанием +5 В. Дальнейшее развитие технологии позволило снизить напряжение питания до 2,7-3,3 В и 1,65-2,2 В, a Vpp — до 5, 3,3, 2,7 и даже 1,65 В. В производстве микросхем используется технологические процессы
сразрешением 0,3, 0,22, 0,18 мкм (чем мельче ячейки, тем они экономичнее). Микросхемы первых выпусков (1990 г.) имели гарантированное число циклов стирания-программирования10 000, современные— 100 000.
Флэш-память имеет время доступа при чтении 35-200 не. Стирание информации (поблочное или во всей микросхеме) у микросхем середины 90-х годов занимает 1-2 секунды, программирование (запись) байта — порядка 10 мкс. У современных микросхем время стирания и записи заметно сократилось. Процедура записи от поколения к поколению упрощается (см. ниже). От ошибочного стирания (записи) применяются различные методы программной и аппаратной защиты. Программной защитой является ключевая последовательность команд, нарушение которой не позволяет начать операции стирания и записи. Аппаратная защита не позволяет выполнять стирание и запись, если на определенные входы не поданы требуемые уровни напряжения. Аппаратная защита может защищать как весьмассивцеликом, такиотдельныеблоки.
По организации массива в плане стирания групп ячеек различают следующие архитектуры:
•Bulk Erase (BE) — все ячейки памяти образуют единый массив; запись возможна в произвольную ячейку; стирание возможно только для всего объема сразу;
•Boot Block (BB) — массив разделен на несколько блоков разного размера, стираемыхнезависимо, причемодинизблоковимеетдополнительныесредства защитыотстиранияизаписи;
•Flash File — массив разделен на несколько равноправных независимо стираемых блоков обычно одинакового размера, что позволяет их называть микросхемами с симметричной архитектурой (SA — Symmetrical Architecture).
ОрганизацияBE применяласьтольковмикросхемахпервогопоколения, ее
•ежкгтатки вполне очевидны (получается просто аналог EEPROM с более удобяэсм способом стирания и интерфейсом программирования). Все современные «юфосхемы секторированы (разбиты на отдельно стираемые блоки), так что осгагтсялишьделениенасимметричнуюинесимметричнуюархитектуру.
Всимметричнойархитектуре(SA), какправило, используетсяразбиениена •.»:ясипо64 Кбайт; одинизкрайнихблоков(ссамымибольшимиилисамыми
•а.»еяъклмиадресами) можетиметьдополнительныесредствазащиты.
3 асимметричной архитектуре один из 64-килобайтных блоков разбивается «а » Стоковпо8 Кбайт. Одинизблоковимеетдополнительныеаппаратныесред-
330 Глава6. Электроннаяпамять
ства защиты от модификации и предназначается для хранения жизненно важных данных, не изменяемых при запланированных модификациях остальных областей. Эти микросхемы специально предназначены для хранения системного программного обеспечения (BIOS), а привилегированный блок (Boot Block) хранит минимальный загрузчик, позволяющий загрузить (например, с дискеты) и выполнить утилиту программирования основного блока флэш-памяти. В обозначении этих микросхем присутствует суффикс Т (Тор) или В (Bottom), определяющий положение Boot-блока либо в старших, либо в младших адресах соответственно. Первые предназначены для процессоров, стартующих со старших адресов (в том числе, х86, Pentium), вторые — для стартующих с нулевого адреса, хотя возможны и противоположные варианты, когда некоторые биты шины адреса перед подачей на микросхему памяти инвертируются. Старые микросхемы В В малого объема имели немного другое распределение, например, микросхема 28F001BX-T (28F001BN-T), часто применяемая для флэш-BIOS в PC, содержит:
и основнойблок(Main Block) объемом112 Кбайт(OOOOOh-lBFFFh);
»два блока параметров (Parameter Block) объемом по 4 Кбайт (ICOOOhICFFFh и IDOOOh-lDFFFh);
тзагрузочный блок (Boot Block) объемом 8 Кбайт (lEOOOh-lFFFFh), стирание ипрограммированиекотороговозможнылишьприособыхусловиях.
Основной блок и блоки параметров по защите равноправны; выделение небольших блоков параметров позволяет в них хранить часто сменяемую информацию, напримерESCD системыPlug and Play.
Выпускают и комбинированные микросхемы, например, MT28C3214P2FL представляетсобойкомбинациюфлэш-памяти2Мх16 иSRAM 256K х16.
По организации матрицы ячеек различают архитектуры NOR и NAND. В традиционнойорганизацииNOR транзисторынаодномпроводеобъединяютсясвоими стоками параллельно, как бы образуя логический элемент ИЛИ-НЕ (NOR — Not OR). Эта организация обеспечивает высокое быстродействие произвольного считывания, что позволяет исполнять программы прямо из флэш-памяти (не копируя в ОЗУ) без потери производительности. В организации NAND несколько транзисторов разных ячеек соединяются последовательно, образуя логический элемент И-НЕ (NAND — Not AND), что дает высокую скорость последовательных обращений.
В первых микросхемах флэш-памяти каждая ячейка (всего один транзистор) предназначалась для хранения одного бита информации (1 — стерта, 0 — «прошита»). Позже появилась технология хранения двух битов в одной ячейке — благодаря совершенствованию технологии удалось надежно различать 4 состояния ячейки, что итребуется для хранения двух битов. Два бита в ячейки хранит память Intel StrataFlash, емкость одной такой микросхемы уже достигла 128 Мбит (16 Мбайт).
Флэш-память постоянно развивается как в плане повышения емкости и снижения потребления, так и в плане расширения возможностей и повышения производительности. Так, например, в ряде микросхем AMD имеется возможность чтения одновременно с записью других блоков (чтение во время стирания стало возможнымещесовторогопоколенияфлэш-памяти).
6.5. Энергонезависимаяпамять 331
Некоторые микросхемы обеспечивают быстрый обмен в страничном режиме (Page Mode). Страницей являются 4 или 8 смежных ячеек; первое чтение в странице выполняется со временем доступа 70 не. Если микросхема остается выбранной, то другие ячейки этой страницы (отличающиеся значением младших битов адреса) можно считывать циклами длительностью по 20 не. Доступ к одиночным ячейкам не отличается от обычного. Микросхемы с пакетным режимом (Burst Mode) вдобавок к одиночному и страничному режимам (асинхронным) могут работать и в синхронном режиме. Для этого они имеют вход синхронизации CLK. Адрес начала пакета передается вместе с сигналом ADV# (фиксируются по положительному перепаду CLK). Первые данные на выходе появятся через 3 такта, после чего в каждом следующем такте будутвыдаваться очередные данные.
Синхронная флэш-память имеет интерфейс (и даже упаковку в корпуса), совпадающий с SDRAM. В настоящее время выпускаются микросхемы с частотой 66 МГц (например, MT28S4M16LC — 1М х 16 х 4 банка), ожидаются микросхемы и на 133 МГц. Такая память удобна для применения во встраиваемых компьютерах для храненияПО, исполняемогопрямонаместе(безкопированиявОЗУ).
Микросхемы флэш-памяти с симметричной архитектурой выпускаются и с интерфейсом DRAM (динамической памяти) — с мультиплексированной шиной памяти, стробируемой сигналами RAS# и CAS#. Они предназначены для применения в модулях SIMM или DIMM, устанавливаемых в гнезда для обычной динамической памяти. Таким образом реализуются, например, модули PostScript для лазерных принтеров и любые резидентные программные модули. Эти модули, естественно, не будут определяться системойкак основная память — на попытку обычной записи и считывания, предпринимаемую в тесте POST при определении установленной памяти, они ответят весьма своеобразно. Также они не будут восприниматься и как модули дополнительной системы BIOS, поскольку займут неподходящие для этого физические адреса. Использоваться эти модули смогут только с помощью специального драйвера, который «объяснит» чипсету, какому диапазону адресов пространства памяти соответствуют сигналы выборки банков флэш-памяти. Поскольку интерфейс модулей SIMM и DIMM не предполагает сигналов защиты записи, системного сброса и дополнительного питания -12В, все вопросы, связанные с программированием и защитой, решаются до-
полнительными элементами, устанавливаемыми на модулях. При использовании 16-битных микросхем такие модули непосредственно не обеспечивают независимую побайтную запись, но она может обеспечиваться программно, маскированием (записью OFFh) немодифицируемых байт.
Для хранения BIOS появились микросхемы флэш-памяти с интерфейсом LPC, называемые хабами (firmware hub).
Для некоторых сфер применения требуются специальные меры по блокированию изменения информации пользователем. Так, Intel в некоторые микросхемы вводит однократно записываемые регистры ОТР (One-Time-Programmable). Один 64-битный регистр содержит уникальный заводской номер, другой может программироваться пользователем (изготовителем устройства) только однажды.
Фирма Intel выпускает микросхемы «Wireless Flash Memory» — за интригующим названием скрывается, конечно же, нормальный электрический интерфейс (с проводами). Они ориентированы на применение в средствах беспроводной саязи (сотовые телефоны сдоступом кИнтернету): питание 1,85 В, наличие ре- -истров ОТР длязащиты от мошенничества и т. п.
332 Глава6. Электроннаяпамять
Корпуса,интерфейсиобозначениемикросхем флэш-памяти
Микросхемы флэш-памяти упаковывают в корпуса со стандартизованным назначением выводов (рис. 6.34-6.36). Первые микросхемы выпускались в корпусах DIP, что обеспечивало легкость замены микросхем (E)EPROM на флэш-память. Далее в целях миниатюризации перешли к корпусам PLCC, TSOP и TSOP-II. Применение корпусов FBGA (Fine Pitch Ball Grid Array) — матрицы 6x8 шариковых выводов с шагом 0,8 мм — позволяет уменьшить размер корпуса до минимума, требуемого для упаковки кристалла. Для микросхем, используемых в картах SartMe-dia, применяют иоригинальнуюупаковкуKGD (Known Good Die).
Vp pC |
|
1 Л. |
|
32 |
] Vcc |
|
|
|
|
I In CD |
|
|
|
|
|
A16* |
|
20 |
|
31 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
A15* С |
|
3 |
|
30 |
|
|
|
|
|
|
|
|
|
|
|
A12 С |
|
4 |
|
29 |
3 А13 |
A7[ |
J4 |
|
|
О |
|
29 |
|
A14 |
|
A7C |
|
5 |
|
28 |
|
's |
|
|
|
|
|
|
|
|
|
A6C |
|
6 |
|
27 |
3 А8 |
A6C |
|
|
28 |
|
|
|
|
A13 |
|
A5C |
|
7 |
|
26 |
] А9 |
6 |
|
|
|
|
|
|
|||
A4C |
|
8 |
|
25 |
3 А11 |
A5C |
7 |
|
|
27 |
|
|
|
|
A8 |
A3 Г. |
|
9 |
|
24 |
3 ОЕ# |
A4[ |
8 |
|
|
26 |
|
|
|
|
A9 |
А2Г. |
|
10 |
|
23 |
3 А10 |
A3! |
9 |
|
|
25 |
|
|
|
|
A11 |
A1 Г. |
|
11 |
|
22 |
3 СЕ# |
A2[ |
10 |
|
|
24 |
|
|
|
|
OE# |
АОС |
|
12 |
|
21 |
3 DQ7 |
A1 [ |
11 |
|
|
23 |
|
|
|
|
A10 |
DQO С |
|
13 |
|
20 |
3 DQ6 |
АО |
12 |
|
|
22 |
4 |
|
|
|
CE# |
DQ1 Г. |
|
14 |
|
19 |
] DQ5 |
DQOt |
13 •*« |
Ч «О I - 00 CD О 21 |
|
DQ7 |
|||||
|
|
|
|
|
|
|
|
|
|||||||
D Q 2 |
|
15 |
|
18 |
3 DQ4 |
|
|
|
|
|
|
|
|
|
|
GND |
|
16 |
|
17 |
3 DQ3 |
|
|
|
D D СЭ Q |
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
Рис. 6.34. Расположениевыводовмикросхемфлэш-памятис8-битнойорганизациейв |
|
||||||||||||||
|
|
|
|
корпусахDIP иPLCC: a— DIP-32; б— PLCC-32 |
|
|
|
|
|
|
|
|
|||
А11 t |
|
|
] ОЕ# |
|
|
|
|
|
|
|
|
|
|
||
Jo |
3132 |
|
|
|
|
|
|
|
|
|
|
||||
А9 [ |
|
] А10 |
|
|
|
|
|
|
|
|
|
|
|||
|
А16С |
1 |
0 |
|
40 |
|
3 A17 |
|
|||||||
А8 С |
3 |
30 |
] СЕ# |
А15С |
2 |
|
39 |
|
3 GND |
|
|||||
А13 Е |
4 |
29 |
DQ7 |
А14 С |
3 |
|
38 |
|
3 NC |
|
|||||
А14 |
5 |
28 |
DQ6 |
А13С |
4 |
|
37 |
|
3 A19* |
|
|||||
RP# |
6 |
27 |
DQ5 |
А12С |
5 |
|
36 |
|
3 A10 |
|
|||||
WE# |
7 |
26 |
DQ4 |
А11 С |
|
6 |
|
35 |
|
3 DQ7 |
|
||||
Vcc С |
8 |
25 |
DQ3 |
А9 С |
7 |
|
34 |
|
3 DQ6 |
|
|||||
Vpp I |
9 |
24 |
GND |
А8 С |
8 |
|
33 |
|
3 DQ5 |
|
|||||
A16* |
10 |
23 |
DQ2 |
WE#C |
9 |
|
32 |
|
3 DQ4 |
|
|||||
A15* |
11 |
22 |
DQ1 |
RP#C |
10 |
|
31 |
|
3 Vcc |
|
|||||
A12 С |
12 |
21 |
] DQO |
VppC |
11 |
|
30 |
|
3 Vcc |
|
|||||
A7C |
13 |
20 |
3 АО |
WP#* |
12 |
|
29 |
|
3 NC |
|
|||||
A6f |
14 |
19 |
3 А1 |
|
|
|
|||||||||
A18*C |
13 |
|
28 |
|
3 DQ3 |
|
|||||||||
A5 |
|
15 |
18 |
3 А2 |
|
|
|
||||||||
|
A7C |
|
14 |
|
27 |
|
3 DQ2 |
|
|||||||
A4 c |
16 |
17 |
3 A3 |
A6C |
|
15 |
|
26 |
|
3 DQ1 |
|
||||
|
|
|
|
|
|
A5C |
|
16 |
|
25 |
|
ЭDQO |
|
||
|
|
|
|
|
|
A4C |
|
17 |
|
24 |
|
Э OE# |
|
||
|
|
|
|
|
|
A3 С |
18 |
|
23 |
|
3 GND |
|
|||
|
|
|
|
|
|
A2C |
|
19 |
|
22 |
|
3 CE# |
|
||
|
|
|
|
|
|
A1C |
|
20 |
|
21 |
|
-J АО |
|
Рис. 6.35. Расположениевыводовмикросхемфлэш-памятис8-битнойорганизациейв корпусахTSOP: a — TSOP-32; б— TSOP-40
6.5. Энергонезависимаяпамять 333
Vppt |
1O |
44 |
3 RP# |
|
|
|
|
|
|
|
|
|
WP#/A18* |
2 |
43 |
3 WE# |
|
|
|
|
|
|
|
|
|
A15C |
1 |
O |
48 |
3A16 |
NCC |
1O |
56 |
3NC |
||||
A17'C |
3 |
42 |
3 A8 |
|
||||||||
A7C |
4 |
41 |
3A9 |
A14C |
2 |
47 |
3BYTE# |
NCC |
2 |
55 |
3A16 |
|
A6C |
5 |
40 |
3 A10 |
A13C |
3 |
46 |
3GND |
A15C |
3 |
54 |
3BYTE# |
|
A5C |
6 |
39 |
3 A11 |
A12C |
4 |
45 |
3 DQ15/A-1 |
A14C |
4 |
53 |
3GND |
|
A4C |
7 |
38 |
3 A12 |
A11C |
5 |
44 |
3DQ7 |
A13C |
5 |
52 |
3 DQ15/A-1 |
|
A3 С |
8 |
37 |
3 A13 |
A10C |
6 |
43 |
3DQ14 |
A12C |
6 |
51 |
3DQ7 |
|
A2C |
9 |
36 |
3 A14 |
A9C |
7 |
42 |
3DQ6 |
A11C |
7 |
50 |
3DQ14 |
|
A1C |
10 |
35 |
3 A15 |
A8C |
8 |
41 |
3DQ13 |
A10C |
8 |
49 |
3DQ6 |
|
АОС |
11 |
34 |
3 A16 |
NCC |
9 |
40 |
3DQ5 |
АЭС |
9 |
48 |
3DQ13 |
|
CE#C |
12 |
33 |
3 BYTE* |
NCC |
10 |
39 |
3DQ12 |
A8C |
10 |
47 |
3DQ5 |
|
GNDC |
13 |
32 |
3 GND |
WE# |
11 |
38 |
3DQ4 |
NCC |
11 |
46 |
3DQ12 |
|
OE#C |
14 |
31 |
3 DQ15/A-1 |
RP#C |
12 |
37 |
3Vcc |
NCC |
12 |
45 |
3DQ4 |
|
DQOC |
15 |
30 |
3DQ7 |
VppC |
13 |
36 |
3DQ11 |
WE# |
13 |
44 |
DVcc |
|
DQ8C |
16 |
29 |
3 DQ14 |
WP# |
14 |
35 |
3DQ3 |
RP#C |
14 |
43 |
3Vcc |
|
DQ1C |
17 |
28 |
] DQ6 |
NCC |
15 |
34 |
DDQ10 |
NCC |
15 |
42 |
3DQ11 |
|
DQ9C |
18 |
27 |
3 DQ13 |
A18* |
16 |
33 |
3DQ2 |
NCC |
16 |
41 |
3DQ3 |
|
DQ2C |
19 |
26 |
] DQ5 |
A17' |
17 |
32 |
3DQ9 |
VppC |
17 |
40 |
3DQ10 |
|
DQ10C |
20 |
25 |
3 DQ12 |
A7C |
18 |
31 |
3DQ1 |
WP# |
18 |
39 |
3DQ2 |
|
DQ3C |
21 |
24 |
] DQ4 |
A6C |
19 |
30 |
3DQ8 |
A18* |
19 |
38 |
3DQ9 |
|
DQ11C |
22 |
23 |
3 Vcc |
A5C |
20 |
29 |
3DQO |
A17* |
20 |
37 |
3DQ1 |
|
|
|
|
|
A4C |
21 |
28 |
30E# |
A7C |
21 |
36 |
3DQ8 |
|
|
|
|
|
A3 С |
22 |
27 |
3GND |
A6C |
22 |
35 |
3DQO |
|
|
|
|
|
A2C |
23 |
26 |
3CE# |
A5C |
23 |
34 |
3 OE# |
|
|
|
|
|
A1C |
24 |
25 |
ЗАО |
A4C |
24 |
33 |
3GND |
|
|
|
|
|
|
|
|
|
|
A3 С |
25 |
32 |
3CE# |
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
A2C |
26 |
31 |
bAO |
|
|
|
|
|
|
|
|
|
A1C |
27 |
30 |
3NC |
|
|
|
|
|
|
|
|
|
NCC |
28 |
29 |
3NC |
Рис. 6.36. Расположениевыводовмикросхемфлэш-памятис8/16-битнойорганизациейв корпусахTSOP: a — TSOP-44; б— TSOP-48; в— TSOP-56
Интерфейс микросхем флэш-памяти хорошо сочетается со стандартными сигналами, используемыми в микропроцессорных системах. Внутренние циклы стирания, записи и верификации выполняются автономно от шинных циклов внешнего интерфейса, что является существенным преимуществом перед микросхемами EPROM и EEPROM. В режиме чтения они полностью совместимы с EPROM, совпадая сними и по расположению основных выводов.
Обозначение микросхем для изделий лидеров в области разработки и производства флэш-памяти — фирм Intel и AMD — несколько отличаются. Остальные производители для своих изделий, по свойствам аналогичных, в основном придерживаютсясистемыобозначенийлидеров.
Обозначение микросхем флэш-памяти Intel начинается с признака 28F, за ко-
торым следует трехзначный код объема (табл. 6.15), а за ними — два символа технологиииархитектуры:
•В5, ВС, ВХ, BR - Boot Block с питанием 5 В;
•СЗ — Boot Block с питанием 3 В;
« F3 — Boot Block с питанием 3 В, повышенное быстродействие;
• J3 и J5 — StrataFlash (SA) с питанием 3 и 5 В соответственно; » S3
и S5 — Flash File (SA) с питанием 3 и 5 В соответственно.
Д.гя флэш-памяти AMD первая часть обозначения определяет тип и характеристикимикросхем:
•Am29BDS — 1,8 В, считывание одновременно с записью, пакетный режим чтения;
•Am29DS — 1,8 В, считывание одновременно с записью;
•Am29SL - 1,8 В;
334Глава6. Электроннаяпамять
тAm29LV-3B;
тAm29DL — 3 В, считывание одновременно сзаписью;
тAm29BL — 3 В, пакетный режим чтения;
»Am29PL — 3 В, страничный режим чтения;
тAmSOLV - 3 В, UltraNAND;
• Am29F - 5 В.
Далее следует трехзначный код объема (см. табл. 6.15), за ним символ технологии изготовления (В, Сили D), за которым следует символ архитектуры:
* Т— boot sector, верхний; « В— boot sector, нижний;
«в Н— симметричная, защищенблоксостаршимадресом;
»L — симметричная, защищен блоксмладшим адресом;
«U (нет символа) — симметричная;
№ J40 — число 100%-годных блоков (только дляUltraNAND).
Оставшаяся часть определяет параметры питания, быстродействие, тип корпуса, температурныйдиапазонинекоторыеособенности.
Таблица6.15. Популярныемикросхемыфлэш-памяти
Обозначение |
Организация* |
256 |
32Кх8 BE |
|
|
512 |
64Кх8 BE |
|
|
01 |
128Кх8 BE |
0 |
256Кх8 BE |
02 |
128Kx8 BB |
0 |
256Кх8 BB |
00 |
512Кх8ВВ, SA |
1 |
IMxSBB, SA |
00 |
2M x 8 BB, SA |
2 |
256K x 8 / 128K x 16 BB |
80 |
5 1 2 K x 8 / 2 5 6 K x l 6 B B |
0 |
1024Kx8/512Kx 16 BB |
16 |
2Mx8/lMxl6SA, BB |
0 |
4 M x 8 / 2 M x 16 SA |
|
8M x 8 / 4M x 16 SA |
* BE — Bulk Erase (стираемые целиком), BB — Boot Block (несимметричные блоки), SA — Symmetric Architecture (симметричные блоки). Через косую черту указана организация для микросхем с переключаемойразрядностьюданных.
Флэш-память с интерфейсом PCMCIA (PC Card) оптимизирована для по-
строения внешней памяти миниатюрных PC. Модуль флэш-памяти в формате PC Card имеет интерфейс дисков IDE (ATA) как на уровне электрических сигналов, так и по системе команд. Кроме собственно микросхем накопителя этот модуль обычно содержит управляющую микросхему программируемой логики. Флэш-память в стандарте PC Card логически является устройством внешней па-
6.5. Энергонезависимаяпамять 335
мяти. Ее не следует путать с похожей по виду памятью в формате Credit Card, которая является оперативной и вставляется в специальный (не PCMCIA) слот компьютера. Внешнюю память, в отличие от оперативной, в принципе можно вставлятьивыниматьбезперезагрузки ОС.
Организацияипрограммированиефлэш-памятиIntel
По организации и программированию можно выделить три поколения флэш-памяти
Intel.
Микросхемы первого поколения (28F256, 28F512, 28F010, 28F020) представляют собой единый массив памяти, стираемый целиком (bulk erase). Для выполнения стирания и записи микросхемы имеют внутренний регистр команд и управляющий автомат WSM (Write State Machine). Стирание и программирование флэш-памяти возможны только при подаче на вход Vpp напряжения 12 В по командам, записываемымвовнутреннийрегистрвшинномциклезаписипосигналуWE#.
Выполнениекомандинициируетсязаписьюихкодоввовнутреннийрегистр, не имеющийконкретногоадреса.
По включении питания внутренний регистр команд обнуляется, что соответствует команде чтения, и микросхема работает как обычная микросхема PROM или EPROM. Это позволяет устанавливать микросхемы флэш-памяти вместо EPROM аналогичной емкости. При подаче на вход Vpp низкого напряжения (0-6,5 В) стирание и программирование невозможны, и микросхема ведет себя как обычнаяEPROM.
Микросхемы второго поколения секторированы — ячейки группируются в блоки, допускающие независимое стирание (асимметричное разбиение — Boot Block и симметричное — Flash File). Длительная операция стирания одного блока может прерываться для считывания данных других блоков, что значительно повышает гибкость и производительность устройства. Микросхемы имеют более сложный внутренний управляющий автомат и регистр состояния, что позволяет разгрузить внешний процессор и программу от забот по отслеживанию длительности операции программированияистирания, атакжеупроститьэтипроцедуры.
Внутренние операции стирания и программирования выполняются после посылки соответствующих кодов во внутренний регистр команд. Отработка операций внутренним управляющим автоматом отображается соответствующими битами регистра состояния SR (Status Register), по значению которых внешняя программа может получить информацию о результате выполнения и возможности посылки следующихкоманд.
Программирование и стирание Boot-блока отличаются от операций с другими блоками тем, что для них требуется подача высокого потенциала VHH (не ТТЛ, а +12 В) на вход PWD# перед выдачей команды стирания или программирования и удержание его до успешного завершения операции. Альтернативный способ — подача такого же потенциала, но на вход ОЕ# на время пар шинных циклов записи командстиранияилипрограммирования.
Микросхемы Flash-file организованы в виде набора одинаковых блоков, равноправных по защите (SA — Symmetrical Architecture). Защита от модификации для28F008SA можетосуществлятьсятолькодлявсеймикросхемыподачейниз-