3.2 Управление временными задержками внешней шины.

Для управления задержками по шине и чтения состояний готовности внешних устройств памяти используются следующие 5 сигналов:

RD. Это выходной сигнал разрешения чтения. Используется при чтении данных и вызове команды из внешней памяти. Во время чтения внутренней памяти, сигнал строба чтения не используется (поддерживает высокий уровень).

WR. Это выходной сигнал разрешения записи. Используется при записи данных или команд во внешнюю память. Во время записи внутренней памяти, сигнал строба записи не используется (поддерживает высокий уровень).

WAIT. Это выходной сигнал ожидания. Если этот сигнал не используется, то линия может использоваться как порт ввода/вывода. При обращении к внутренней памяти, сигнал игнорируется.

ASTB. Это выходной сигнал разрешения адреса. Сигнал строба адреса выводится независимо от доступа к данным и вызова команды из внешней памяти. Сигнал выводится даже во время доступа к внутренней памяти.

AD0 - AD7, A8 - A15. Линии адреса/данных. Данные выводятся или считываются из внешней памяти. Производится адресация внешней памяти. Эти сигналы изменяются даже в течение доступа внутренней памяти (их значения неопределенны).

Временные диаграммы, описывающие работу сигналов при чтении команды из внешней памяти представлены на рисунках 14 – 16.

Рисунок 14 – Временные диаграммы при чтении команды из внешней памяти. Ожидание не используется (PW1, PW0 = 0, 0)

Рисунок 15 – Временные диаграммы при чтении команды из внешней памяти. Используется внутренний сигнал ожидания, равный одному тактовому циклу ЦП (PW1, PW0 = 0, 1).

Рисунок 16 – Временные диаграммы при чтении команды из внешней памяти. Используется внешний сигнал ожидания (PW1, PW0 = 1, 1).

Временные диаграммы, описывающие работу сигналов при чтении данных из внешней памяти представлены на рисунках 17 – 19.

Рисунок 17 – Временные диаграммы при чтении данных из внешней памяти. Ожидание не используется (PW1, PW0 = 0, 0)

Рисунок 18 – Временные диаграммы при чтении данных из внешней памяти. Используется внутренний сигнал ожидания, равный одному тактовому циклу ЦП (PW1, PW0 = 0, 1).

Рисунок 19 – Временные диаграммы при чтении данных из внешней памяти. Используется внешний сигнал ожидания (PW1, PW0 = 1, 1).

Временные диаграммы, описывающие работу сигналов при записи данных во внешнюю память представлены на рисунках 20 – 22.

Рисунок 20 – Временные диаграммы при записи данных во внешнюю память. Ожидание не используется (PW1, PW0 = 0, 0)

Рисунок 21 – Временные диаграммы при записи данных во внешнюю память. Используется внутренний сигнал ожидания, равный одному тактовому циклу ЦП (PW1, PW0 = 0, 1).

Рисунок 22 – Временные диаграммы при записи данных во внешнюю память. Используется внешний сигнал ожидания (PW1, PW0 = 1, 1).

Временные диаграммы, описывающие работу сигналов при изменении данных во внешней памяти представлены на рисунках 23 – 25.

Рисунок 23 – Временные диаграммы при изменении данных во внешней памяти. Ожидание не используется (PW1, PW0 = 0, 0)

Рисунок 24 – Временные диаграммы изменении данных во внешней памяти. Используется внутренний сигнал ожидания, равный одному тактовому циклу ЦП (PW1, PW0 = 0, 1).

Рисунок 24 – Временные диаграммы при изменении данных во внешней памяти. Используется внешний сигнал ожидания (PW1, PW0 = 1, 1).